[发明专利]薄膜沉积方法

说明书

一种在半导体衬底及图案结构上进行沉积薄膜的方法包括：第一操作，通过将第一循环重复进行特定数目次来沉积所述薄膜的一部分，所述第一循环包括(a1)源气体供应操作、(b1)反应物气体供应操作及(c1)等离子体供应操作；第二操作，通过在所述第一操作之后将第二循环重复进行特定数目次来沉积所述薄膜的其余部分，所述第二循环包括(a2)源气体供应操作、(b2)反应物气体供应操作及(c2)等离子体供应操作，其中所述源气体供应操作(a1)的供应时间比所述源气体供应操作(a2)的供应时间长。所述薄膜改善下部膜的损耗量及损耗均匀性的同时具有期望的蚀刻特性的薄膜。

[相关申请的交叉参考]

本申请主张在2018年6月29日在韩国知识产权局提出申请的韩国专利申请第10-2018-0076113号的权利，所述韩国专利申请的全部公开内容并入本申请供参考。

技术领域

本发明的一个或多个实施例涉及一种薄膜沉积方法及一种半导体器件的制造方法，且更具体来说，涉及一种在衬底的图案结构上通过等离子体原子层沉积方法的沉积薄膜方法以及一种制造半导体器件的方法。

背景技术

由于动态随机存取存储器(dynamic random access memory，DRAM)产品的图案化技术的多样化，因此需要精确地控制旋涂硬掩模(spin on hardmask，SOH)，所述旋涂硬掩模是在双重图案化技术(double patterning technology，DPT)工艺中用作光刻胶(photoresist，PR)或硬掩模的材料。

一般来说，当使用等离子体工艺在SOH膜上沉积薄膜时，会因等离子体自由基(plasma radicals)而在SOH膜中发生SOH损耗。在一些情形中，损耗的程度根据衬底的每一部分而变化。由于损耗的不均匀性，因此在执行精细图案化时，临界尺寸(criticaldimension，CD)间距变得不规则，从而会降低产品的良率，此会引起生产率及经济损失。

需要技术发展来不仅改善SOH的总损耗而且还改善SOH损耗均匀性。由于需要考虑到形成在SOH薄膜上的薄膜的品质，因此需要用于控制品质的技术。

发明内容

本发明的一个或多个实施例包括一种方法，所述方法在薄膜沉积工艺期间，在将下部膜的损耗量及损耗均匀性调整到期望水平的同时沉积具有期望的蚀刻特性的薄膜。

本发明的一个或多个实施例包括一种方法，所述方法在半导体衬底的图案上沉积薄膜时改善图案的损耗量及损耗均匀性且同时控制形成在半导体图案上的薄膜的湿法蚀刻速率(wet etch rate，WER)。

本发明的一个或多个实施例包括一种制造半导体器件的方法，所述方法能够在半导体衬底的图案上沉积薄膜时改善图案的损耗均匀性且在整个衬底上形成更均匀的间隔物掩模。

其他方面将在以下说明中予以部分阐述，且这些方面将通过所述说明而部分地变得显而易见，抑或可通过实践所提供的实施例而得知。

根据一个或多个实施例，在半导体衬底的图案结构上执行一种沉积薄膜的方法，且所述方法包括在所述半导体衬底及所述图案结构上进行：第一操作，通过将第一循环重复进行特定数目次来沉积所述薄膜的一部分，所述第一循环包括源气体供应操作(a1)、反应物气体供应操作(b1)及等离子体供应操作(c1)；以及第二操作，通过在所述第一操作之后将第二循环重复进行特定数目次来沉积所述薄膜的其余部分，所述第二循环包括源气体供应操作(a2)、反应物气体供应操作(b2)及等离子体供应操作(c2)，其中所述源气体供应操作(a1)的供应时间比所述源气体供应操作(a2)的供应时间长。

所述源气体供应操作(a1)的所述供应时间可为所述源气体供应操作(a2)的所述供应时间的两倍到五倍。

所述源气体供应操作(a1)的所述供应时间可为0.2秒到1秒。