[发明专利]用于减轻底切的触点制造在审
| 申请号: | 201910519605.4 | 申请日: | 2019-06-17 |
| 公开(公告)号: | CN110660764A | 公开(公告)日: | 2020-01-07 |
| 发明(设计)人: | N·达沃德;C·D·曼纳克;S·F·帕沃内 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
| 主分类号: | H01L23/48 | 分类号: | H01L23/48;H01L23/488;H01L21/60 |
| 代理公司: | 11245 北京纪凯知识产权代理有限公司 | 代理人: | 赵志刚 |
| 地址: | 美国德*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 晶种层 阻挡层 铜结构 去除 蚀刻 导电特征 制造 微电子器件 触点结构 过程选择 青铜材料 暴露 触点 底切 管芯 晶圆 钛钨 加热 申请 | ||
1.一种制造触点结构的方法,所述方法包括:
至少部分地在晶圆或管芯的导电特征上形成阻挡层;
至少部分地在所述阻挡层上形成晶种层,所述晶种层包括锡;
在所述晶圆或管芯的导电特征上方的所述晶种层上形成铜结构;
加热所述晶种层和所述铜结构,以在所述阻挡层和所述铜结构之间形成青铜材料;
去除所述晶种层的暴露部分以暴露所述阻挡层的一部分;以及
去除所述阻挡层的所述暴露部分。
2.根据权利要求1所述的方法,其中所述阻挡层包括钛或钛钨。
3.根据权利要求2所述的方法,其中在所述晶种层上形成所述铜结构包括:
在所述晶种层上形成抗蚀剂层;
图案化所述抗蚀剂层以暴露所述晶圆或管芯的所述导电特征上方的所述晶种层的一部分;
在所述晶种层的所述暴露部分上沉积铜材料;以及
在加热所述晶种层和所述铜结构之前去除所述抗蚀剂层。
4.根据权利要求3所述的方法,其中将所述铜材料沉积在所述晶种层的所述暴露部分上包括执行电镀过程(700),所述电镀过程将所述铜材料沉积在所述晶种层的所述暴露部分上。
5.根据权利要求2所述的方法,其中去除所述晶种层的所述暴露部分包括:
使用酸性剥离溶液执行蚀刻过程,所述蚀刻过程选择性地从所述阻挡层的下层部分去除所述晶种层的所述暴露部分。
6.根据权利要求1所述的方法,其中在所述晶种层上形成所述铜结构包括:
在所述晶种层上形成抗蚀剂层;
图案化所述抗蚀剂层以暴露所述晶圆或管芯的所述导电特征上方的所述晶种层的一部分;以及
在所述晶种层的所述暴露部分上沉积铜材料;以及
在加热所述晶种层和所述铜结构之前去除所述抗蚀剂层。
7.根据权利要求6所述的方法,其中去除所述晶种层的所述暴露部分包括:
使用酸性剥离溶液执行蚀刻过程,所述蚀刻过程选择性地从所述阻挡层的下层部分去除所述晶种层的所述暴露部分。
8.根据权利要求1所述的方法,其中去除所述晶种层的所述暴露部分包括:
使用酸性剥离溶液执行蚀刻过程,所述蚀刻过程选择性地从所述阻挡层的下层部分去除所述晶种层的所述暴露部分。
9.根据权利要求1所述的方法,还包括:
在所述铜结构上或上方形成焊料。
10.根据权利要求9所述的方法,还包括:
在所述铜结构上形成扩散阻挡层;以及
在所述铜结构上方的所述扩散阻挡层上形成所述焊料。
11.一种微电子器件,包括:
电子组件,其设置在晶圆或管芯的半导体衬底上或半导体衬底中;
金属化结构,包括导电特征;和
触点结构,包括:
阻挡层,其至少部分地设置在所述导电特征上,
铜结构,其从所述金属化结构的侧面至少部分地向外延伸,和
青铜材料,其设置在所述阻挡层和所述铜结构之间。
12.根据权利要求11所述的微电子器件,其中所述阻挡层包括钛或钛钨。
13.根据权利要求12所述的微电子器件,其中,所述触点结构还包括在所述铜结构上或上方的焊料。
14.根据权利要求13所述的微电子器件,其中,所述触点结构还包括设置在所述铜结构和所述焊料之间的扩散阻挡层。
15.根据权利要求11所述的微电子器件,其中所述触点结构还包括在所述铜结构上或上方的焊料。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910519605.4/1.html,转载请声明来源钻瓜专利网。





