[发明专利]高速缓存缓冲器以及具有其的半导体存储器装置

说明书

高速缓存缓冲器以及具有其的半导体存储器装置。一种联接到页缓冲器的高速缓存缓冲器包括：与存储器单元阵列的第一区域和第二区域对应的第一高速缓存组和第二高速缓存组；选择器，其联接到第一和第二高速缓存组；以及输入/输出I/O控制器，其联接到选择器并且被配置为将数据输出到第一和第二高速缓存组，或者接收从第一和第二高速缓存组输入的数据。所述选择器：通过将经由第一数据线接收的数据传送至第一高速缓存组并将经由第二数据线接收的数据传送至第二高速缓存组来执行正常修复操作；通过将经由第一数据线接收的数据传送至第二高速缓存组并将经由第二数据线接收的数据传送至第一高速缓存组来执行交叉修复操作。

技术领域

本公开总体上涉及电子装置，更具体地，涉及一种高速缓存缓冲器以及具有该高速缓存缓冲器的半导体存储器装置。

背景技术

存储器装置可按照串水平于半导体基板布置的二维结构形成，或者按照串垂直于半导体基板布置的三维结构形成。为了克服二维半导体装置中的集成度的限制，设计了三维半导体装置，其可包括在半导体基板上垂直地层叠的多个存储器单元。

发明内容

实施方式提供了一种能够灵活地执行修复操作的高速缓存缓冲器。

实施方式还提供了一种能够灵活地执行修复操作的半导体存储器装置。

根据本公开的一方面，提供了一种联接到页缓冲器的高速缓存缓冲器，该高速缓存缓冲器包括：与存储器单元阵列的第一区域对应的第一高速缓存组；与存储器单元阵列的第二区域对应的第二高速缓存组；选择器，其联接到第一高速缓存组和第二高速缓存组；以及输入/输出(I/O)控制器，其联接到选择器并且被配置为将数据输出到第一高速缓存组和第二高速缓存组，或者接收从第一高速缓存组和第二高速缓存组输入的数据，其中，所述选择器：通过将经由第一数据线接收的数据传送至第一高速缓存组并将经由第二数据线接收的数据传送至第二高速缓存组来执行正常修复操作；并且通过将经由第一数据线接收的数据传送至第二高速缓存组并将经由第二数据线接收的数据传送至第一高速缓存组来执行交叉修复操作。

根据本公开的另一方面，提供了一种半导体存储器装置，该半导体存储器装置包括：存储器单元阵列，其包括多个存储器单元；页缓冲器，其被配置为对存储器单元阵列执行编程操作或读操作；以及高速缓存缓冲器，其联接到页缓冲器，其中，高速缓存缓冲器包括：与存储器单元阵列的第一区域对应的第一高速缓存组；与存储器单元阵列的第二区域对应的第二高速缓存组；选择器，其联接到第一高速缓存组和第二高速缓存组；以及输入/输出(I/O)控制器，其联接到选择器并且被配置为通过选择器将数据输出到第一高速缓存组和第二高速缓存组或者接收从第一高速缓存组和第二高速缓存组输入的数据，其中，选择器：通过将经由第一数据线接收的数据传送至第一高速缓存组并将经由第二数据线接收的数据传送至第二高速缓存组来执行正常修复操作；并且通过将经由第一数据线接收的数据传送至第二高速缓存组并将经由第二数据线接收的数据传送至第一高速缓存组来执行交叉修复操作。

根据本公开的另一方面，提供了一种联接到存储器单元阵列的高速缓存缓冲器，该高速缓存缓冲器包括：主高速缓存单元，其被配置为高速缓存存储器单元阵列内的主存储器区域的数据；第一修复高速缓存单元，其被配置为高速缓存存储器单元阵列内的第一修复存储器区域的数据；第二修复高速缓存单元，其被配置为高速缓存存储器单元阵列内的第二修复存储器区域的数据；以及I/O控制组件，其被配置为：当主存储器区域可用时，通过主高速缓存单元与外部实体之间的第一路径来传送数据；在被执行以利用第一修复存储器区域修复主存储器区域的正常修复操作期间，将第一路径改变为第一修复高速缓存单元与外部实体之间的第二路径；并且在被执行以利用第二修复存储器区域修复主存储器区域的交叉修复操作期间，将第一路径改变为第二修复高速缓存单元与外部实体之间的第三路径。

附图说明

现在将参照附图更充分地描述各种实施方式；然而，本发明的元件和特征可与本文所公开不同地配置或布置。因此，本发明不限于本文所阐述的实施方式。相反，提供这些实施方式以使得本公开彻底和完整，并且将向本领域技术人员充分传达实施方式的范围。