[发明专利]阵列基板及制备方法在审

专利信息
申请号: 201910368677.3 申请日: 2019-05-05
公开(公告)号: CN110148600A 公开(公告)日: 2019-08-20
发明(设计)人: 方俊雄;吴元均;吕伯彦 申请(专利权)人: 深圳市华星光电半导体显示技术有限公司
主分类号: H01L27/12 分类号: H01L27/12;H01L21/77
代理公司: 深圳翼盛智成知识产权事务所(普通合伙) 44300 代理人: 黄威
地址: 518132 广东省深*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 金属氧化物半导体薄膜 晶体管 氢离子 低温多晶硅薄膜晶体管 阵列基板 氢元素 电器特性 设置区域 制备 薄膜 薄膜晶体管 薄膜形成 时间稳定 显示面板 源漏极 衬底 开孔 源层 扩散 缓解
【权利要求书】:

1.一种阵列基板,其特征在于,包括:

衬底;

形成于所述衬底上方的低温多晶硅薄膜晶体管和金属氧化物半导体薄膜晶体管;以及

氢离子薄膜,形成于所述低温多晶硅薄膜晶体管的有源层和源漏极层之间,且在所述金属氧化物半导体薄膜晶体管的设置区域内形成开孔。

2.如权利要求1所述的阵列基板,其特征在于,所述阵列基板包括位于所述低温多晶硅薄膜晶体管的有源层和栅极之间的第一绝缘层,所述第一绝缘层包括第一氧化硅层和第一氮化硅层,所述第一氮化硅层图案化形成所述氢离子薄膜中的第一氢离子薄膜。

3.如权利要求2所述的阵列基板,其特征在于,所述阵列基板包括位于所述低温多晶硅薄膜晶体管的栅极和源漏极层之间的第二绝缘层,所述第二绝缘层包括第二氧化硅层和第二氮化硅层,所述第二氮化硅层图案化形成所述氢离子薄膜中的第二氢离子薄膜。

4.如权利要求3所述的阵列基板,其特征在于,所述第二氧化硅层设置于所述金属氧化物半导体薄膜晶体管的栅极和有源层之间。

5.如权利要求3所述的阵列基板,其特征在于,所述阵列基板包括形成于所述衬底上的缓冲层、以及位于所述低温多晶硅薄膜晶体管的栅极和所述第二绝缘层之间的第三绝缘层;所述第一氧化硅层和所述第三绝缘层叠层设置于所述缓冲层和所述金属氧化物半导体薄膜晶体管的栅极之间。

6.如权利要求5所述的阵列基板,其特征在于,所述低温多晶硅薄膜晶体管的有源层设置在所述缓冲层上。

7.如权利要求5所述的阵列基板,其特征在于,所述缓冲层的材料为氧化硅。

8.如权利要求5所述的阵列基板,其特征在于,所述阵列基板还包括存储电容;

所述存储电容的第一电极板与所述低温多晶硅薄膜晶体管的栅极同层设置,所述存储电容的第二电极板与所述金属氧化物半导体薄膜晶体管的栅极同层设置。

9.如权利要求8所述的阵列基板,其特征在于,所述阵列基板还包括保护层;所述第一氧化硅层和所述第一氮化硅层设置于所述缓冲层和所述存储电容的第一电极板之间,所述第三绝缘层设置于所述存储电容的第一电极板和第二电极板之间,所述第二氧化硅层和所述第二氮化硅层设置于所述存储电容的第二电极板和所述保护层之间。

10.一种阵列基板制备方法,其特征在于,包括;

提供衬底;

制备薄膜晶体管和氢离子薄膜;其中,所述薄膜晶体管包括形成于所述衬底上方的低温多晶硅薄膜晶体管和金属氧化物半导体薄膜晶体管,所述氢离子薄膜形成于所述低温多晶硅薄膜晶体管的有源层和源漏极层之间、且在所述金属氧化物半导体薄膜晶体管的设置区域内形成开孔。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电半导体显示技术有限公司,未经深圳市华星光电半导体显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910368677.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top