[发明专利]一种复位电路及栅极芯片

说明书

本发明揭露一种复位电路及栅极芯片，通过改善栅极芯片的复位电路，延长栅极芯片的复位时间，让栅极芯片在上电阶段处于复位状态，从而避免输入栅极芯片的外部输入信号处于浮置状态时所引起的栅极芯片输出异常，保证栅极芯片上电后处于正常状态，避免上电后高电平信号出现大电流现象，有效保护栅极芯片。

技术领域

本发明涉及液晶面板技术领域，尤其涉及一种复位电路及栅极芯片。

背景技术

液晶面板因其体积小，重量轻，显示质量优越而深受人们的喜爱。液晶面板的电路驱动系统一般包括时序控制器(TCON)、驱动芯片(Driver IC)、电源管理器(PWN)及可编程伽玛校正缓冲电路(P-Gamma IC)，时序控制器输出视频信号给驱动芯片，电源管理器输出电压给驱动芯片及可编程伽玛校正缓冲电路。驱动芯片进一步包括用于向液晶面板提供行扫描信号的栅极芯片(Gate IC)以及用于向液晶面板提供数据信号的源极芯片(SourceIC)。

参考图1A及图1B，图1A为现有栅极芯片的架构图，图1B为图1A的栅极芯片的复位时序。

如图1A所示，现有栅极芯片10主要包括移位寄存器(Shift Register)11，逻辑控制单元(Logic Control)12，以及输出级(Output Stage)13。所述移位寄存器11连接所述逻辑控制单元12，所述逻辑控制单元12连接所述输出级13。栅极芯片10接收时序控制器(未示于图中)提供的输入信号DIO(一般为栅极启动信号)、CPV(一般为栅极移位时钟信号)、UD(一般为显示模式控制信号)、OE(一般为栅极输出控制信号)和XON(一般为快速放电控制信号)，在输入信号DIO、CPV、UD、OE和XON的控制下，栅极芯片10会依序逐行的输出行扫描信号G1～Gn，并依序提供给n条栅极线(Gate Line)(未示于图中)。其中，移位寄存器11根据栅极移位时钟信号CPV依次将栅极启动信号DIO进行移位。逻辑控制单元12对移位寄存器11的输出信号和时序控制器提供的栅极输出控制信号OE进行逻辑运算，产生输出信号。输出级13利用外部输入的高电平信号VGH和低电平信号VGL将来自逻辑控制单元12的输出信号转换为适合于驱动栅极线的模拟电压信号。

现有应用中，时序控制器提供的输入信号的启动晚于栅极芯片的电源供应。即栅极芯片完成复位后，而时序控制器尚未启动的这段时间内，输入栅极芯片的外部输入信号是处于浮置(Floating)状态的。若外界的干扰或噪声引入引脚，可能会引发栅极芯片的异常输出。例如，栅极启动信号DIO、栅极移位时钟信号CPV为不定态，移位寄存器11可能异常启动；快速放电控制信号XON为不定态，逻辑控制单元12可能异常输出。若引脚电平高于VIH(一般为大于2.0V)，栅极芯片将会识别为有效的高电平；若引脚电平低于VIL(一般为小于0.8V)，栅极芯片将识别为有效的低电平。以上情况均会导致栅极芯片输出异常，将多条栅极线同时开启，从而导致栅极芯片上电后高电平信号VGH出现大电流的现象，可能会烧毁栅极芯片。

如图1B所示，当电源电压VDD采用1.8V设计时，栅极芯片在电源电压VDD上电(PowerOn)阶段进行复位(Reset)，当电源电压VDD达到额定值后复位完成，切换至正常状态，栅极芯片内部复位信号Rst(Internal Reset)变为高电平。由于栅极芯片的复位在很短时间内完成，在上电完成后，栅极芯片能够正常工作。而在时序控制器提供的输入信号DIO、CPV和OE到来前，栅极芯片的引脚处于浮置状态，由于外界的干扰或噪声引入引脚，且引脚电平高于VIH或低于VIL，导致引脚接收到实际输入信号DIO’、CPV’和OE’呈现相应的高/低电平。移位寄存器11异常启动(如图中所示移位寄存器11的输出信号SR1～SR4为高电平)，导致栅极芯片输出异常(如图中所示栅极芯片行扫描信号G1～G4为高电平)，将多条栅极线同时开启。

因此，如何避免栅极芯片输出异常，保证栅极芯片上电后处于正常状态，避免栅极芯片上电后高电平信号出现大电流现象，成为亟待解决的技术问题。

发明内容