[发明专利]感测存储器单元

说明书

本申请案是针对感测存储器单元。描述了用于感测存储器单元的装置和方法。所述存储器单元可包含铁电存储器单元。在读取操作期间，共源共栅可耦合预充电电容器与所述存储器单元以在所述预充电电容器与所述存储器单元之间传送电荷。所述共源共栅可基于在所述电容器与所述存储器单元之间传送的所述电荷而隔离所述电容器与所述存储器单元。第二电容器(例如，寄生电容器)可在所述读取操作期间继续将额外电荷量提供到所述存储器单元。在所述读取操作期间的此电容值改变可由于与所述电容值改变相关联的非线性电压特性而提供大感测窗口。

交叉参考

本专利申请案要求2018年4月25日由迪文森佐(Di Vincenzo)申请的标题为“感测存储器单元(SENSING A MEMORY CELL)”的第15/962,941号美国专利申请案的优先权，所述美国专利申请案让与给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及感测存储器单元。

背景技术

下文大体上涉及操作存储器阵列，且更具体来说涉及感测存储器单元。

存储器装置广泛用于在例如计算机、无线通信装置、相机、数字显示器及类似物等各种电子装置中存储信息。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置具有两个状态，通常标示为逻辑“1”或逻辑“0”。在其它系统中，可存储多于两个的状态。为了存取所存储信息，电子装置的组件可读取或感测存储器装置中所存储的状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(random accessmemory，RAM)、只读存储器(read only memory，ROM)、动态RAM(dynamic RAM，DRAM)、同步动态RAM(synchronous dynamic RAM，SDRAM)、铁电RAM(ferroelectric RAM，FeRAM)、磁性RAM(magnetic RAM，MRAM)、电阻式RAM(resistive RAM，RRAM)、快闪存储器、相变存储器(phasechange memory，PCM)等。存储器装置可以是易失性或非易失性的。例如FeRAM的非易失性存储器可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。易失性存储器装置(例如，DRAM)除非被外部电源周期性地刷新，否则可随时间推移而丢失其存储的状态。FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性性质。因此，与其它非易失性和易失性存储器装置相比，FeRAM装置可具有改进的性能。

一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本以及其它度量。也可能需要在读取操作期间提供大感测窗口以确定存储在存储器单元上的逻辑状态。

发明内容

描述一种装置。在一些实例中，所述装置可包含：存储器单元，其经配置以存储逻辑状态；电容器，其经配置以在读取操作期间对与存储器单元相关联的电荷进行积分；感测组件，其经配置以在读取操作期间确定存储在存储器单元上的逻辑状态；第一共源共栅，其与存储器单元和感测组件耦合；以及第二共源共栅，其与电容器和感测组件耦合。

描述一种方法。在一些实例中，所述方法可包含：将数字线预充电到第一电压；将电容器预充电到第二电压，所述电容器经配置以在读取操作期间对与存储器单元相关联的电荷进行积分；在读取操作期间通过第一共源共栅和第二共源共栅在存储器单元与电容器之间传送电荷，所述第一共源共栅与存储器单元和感测组件耦合，且第二共源共栅与电容器和感测组件耦合；以及至少部分地基于通过第一共源共栅和第二共源共栅传送电荷而确定存储在存储器单元上的逻辑状态。