[发明专利]半导体结构及其制造方法

说明书

本发明公开了一种半导体结构及其制造方法，半导体结构的制造方法包括以下步骤。在导线之上形成介电层。在介电层之上形成图案化光阻层，其中图案化光阻层具有暴露介电层的开口。以图案化光阻层作为蚀刻遮罩蚀刻介电层，以在介电层中形成通孔孔洞。侧向扩展图案化光阻层的开口。在侧向扩展图案化光阻层的开口之后，以图案化光阻层作为蚀刻遮罩蚀刻介电层，以扩展通孔孔洞。在已扩展的通孔孔洞中形成导电通孔。通过使用上述的制造方法，可为随后的金属沉积工艺提供更多的空间，并可改善通孔密度。

技术领域

本发明是有关于一种半导体结构与一种形成半导体结构的方法。更特别地，本发明是关于形成半导体结构的重分布层(redistribution layer；RDL)，其中重分布层具有一个或多个具有阶梯式轮廓的导电通孔。

背景技术

随着电子工业的快速发展，集成电路(integrated circuits；ICs)的发展是为了实现高性能与微型化。集成电路材料与设计的技术进步已经产生了几代的集成电路，其中每一代都具有比上一代更小和更复杂的电路。因此，用于集成电路的重分布层(RDL)的通孔也被缩小。

发明内容

本发明的目的在于提供一种半导体结构的制造方法，其可为随后的金属沉积工艺提供更多的空间，并可改善通孔密度。

依据本发明的一些实施方式中，一种半导体结构的制造方法，包括以下步骤。在导线之上形成一介电层。在介电层之上形成图案化光阻层，其中图案化光阻层具有暴露介电层的开口。以图案化光阻层作为蚀刻遮罩蚀刻介电层，以在介电层中形成通孔孔洞。侧向扩展图案化光阻层的开口。在侧向扩展图案化光阻层的开口之后，以图案化光阻层作为蚀刻遮罩蚀刻介电层，以扩展通孔孔洞。在已扩展的通孔孔洞中形成导电通孔。

依据本发明的一些实施方式中，半导体结构的制造方法还包括在扩展通孔孔洞之后，移除图案化光阻层。

依据本发明的一些实施方式，扩展通孔孔洞以使通孔孔洞具有底部分与在底部分之上的渐缩部分，且底部分的宽度变化小于渐缩部分的宽度变化。

依据本发明的一些实施方式，扩展通孔孔洞以使通孔孔洞在渐缩部分上方具有顶部分，且顶部分的宽度变化小于渐缩部分的宽度变化。

依据本发明的一些实施方式，渐缩部分从顶部分往底部分渐缩。

依据本发明的一些实施方式，在侧向扩展图案化光阻层的开口之后，介电层的部分保留在通孔孔洞下方。

依据本发明的一些实施方式，扩展通孔孔洞以使介电层的部分被移除。

依据本发明的一些实施方式，侧向扩展图案化光阻层的开口以使介电层的顶表面被暴露。

依据本发明的一些实施方式，一种半导体结构包括半导体元件、内连接结构、介电层以及重分布层。内连接结构在半导体元件之上。介电层在内连接结构之上。重分布层包括在介电层上方的导电结构与从导电结构向下延伸并穿过介电层的导电通孔，其中导电通孔包括底部分、顶部分与渐缩部分。渐缩部分位于底部分与顶部分之间，其中渐缩部分的宽度变化大于底部分与顶部分的宽度变化。

依据本发明的一些实施方式，渐缩部分从顶部分往底部分渐缩。

综上所述，本发明提供一种半导体结构及其制造方法。已扩展的通孔孔洞包括底部分、渐缩部分与顶部分。因为渐缩部分与顶部分比底部分为宽，故渐缩部分与顶部分可以为随后的金属沉积工艺提供更多的空间，此也可以减轻由于随后的金属沉积的外伸(overhang)而导致的不利影响。再者，因为底部分比渐缩部分与顶部分为窄，故可具有改善通孔密度的功效。

应当了解前面的一般说明和以下的详细说明都仅是示例，并且旨在提供对本发明的进一步解释。

附图说明

本发明的各方面可从以下实施方式的详细说明及随附的附图理解。