[发明专利]一种随机数发生单元与装置

权利要求书

1.一种随机数发生单元，其特征在于，所述随机数发生单元包括至少一组物理随机源模块、采样控制模块以及数字后处理模块，所述至少一组物理随机源模块、所述采样控制模块、所述数字后处理模块依次电连接，所述物理随机源模块包括模拟电路，并通过所述模拟电路生成随机信号，所述采样控制模块用于在系统时钟域对所述随机信号进行采样，所述数字后处理模块用于对采样后的随机信号按预设定的算法进行处理，以生成随机数；

所述模拟电路包括至少一路高频时钟电路与至少一路低频采样时钟电路，以通过所述高频时钟电路生成高频振荡随机信号或通过所述高频时钟电路与所述低频采样时钟电路生成低频采样随机信号；

所述模拟电路包括第一高频振荡随机源电路、第二高频振荡随机源电路以及低频采样时钟电路，其中，所述第一高频振荡随机源电路与所述第二高频振荡随机源电路均包括多个延时单元与选择器，多个所述延时单元依次串联，且每个所述延时单元的输出端均与所述选择器端口电连接；

当所述模拟电路输出低频采样随机信号时，所述采样控制模块用于对每组所述物理随机源模块的低频采样时钟的下降沿进行采样，并在每路采样时钟的下降沿都到来后，将所述低频采样时钟的信号同步到系统时钟域，并对所有低频采样随机信号进行异或处理；

当所述模拟电路输出高频振荡随机信号时，所述采样控制模块用于采用系统时钟域对每路所述高频振荡随机信号进行采样，并将采样后的随机信号进行异或处理。

2.如权利要求1所述的随机数发生单元，其特征在于，所述第一高频振荡随机源电路与所述第二高频振荡随机源电路组成两路高频时钟电路，所述第一高频振荡随机源电路、所述第二高频振荡随机源电路以及所述低频采样时钟电路组成两路低频采样时钟电路。

3.如权利要求2所述的随机数发生单元，其特征在于，所述第一高频振荡随机源电路与所述第二高频振荡随机源电路的输出端均与所述低频采样时钟电路的输入端电连接，所述低频采样时钟电路用于对第一高频振荡随机源电路与所述第二高频振荡随机源电路进行采样，以生成随机信号。

4.如权利要求1所述的随机数发生单元，其特征在于，所述随机数发生单元还包括寄存器单元，所述寄存器单元分别与所述采样控制模块、所述数字后处理模块以及每组所述物理随机源模块电连接，所述寄存器单元还用于与一CPU电连接。

5.如权利要求4所述的随机数发生单元，其特征在于，所述寄存器单元包括随机数寄存器、配置寄存器以及控制寄存器，所述随机数寄存器、所述配置寄存器以及所述控制寄存器均用于与所述CPU电连接，所述随机数寄存器与所述数字后处理模块电连接，所述配置寄存器、所述控制寄存器均分别与所述至少一组物理随机源模块、所述采样控制模块以及数字后处理模块电连接，所述配置寄存器用于在接收到所述CPU的配置指令后配置所述采样控制模块以及数字后处理模块的工作模式，所述控制寄存器用于在接收到所述CPU的控制指令后控制所述至少一组物理随机源模块、所述采样控制模块以及数字后处理模块工作，所述数字后处理模块生成的随机数发送至所述随机数寄存器，所述CPU从所述随机数寄存器中读取所述随机数。

6.如权利要求5所述的随机数发生单元，其特征在于，所述随机数发生单元还包括输出保护模块，所述寄存器单元还包括状态寄存器，所述输出保护模块分别与所述数字后处理模块与所述状态寄存器电连接，所述输出保护模块用于接收所述数字后处理模块发送的随机数，并判断所述随机数是否有误，并将判断结果传输至所述的状态寄存器，所述CPU用于依据所述状态寄存器中的判断结果确定是否从所述的随机数寄存器中读取所述随机数。

7.如权利要求6所述的随机数发生单元，其特征在于，所述输出保护模块还预设置有读取时间值，所述控制寄存器还用于限制所述CPU在所述读取时间值内读取所述随机数寄存器中的随机数的次数小于预设定的数值。

8.如权利要求1所述的随机数发生单元，其特征在于，所述模拟电路还包括噪声放大电路，所述噪声放大电路与所述的低频采样时钟电连接。