[发明专利]一种存储体内部多异步接口访问控制装置及方法

权利要求书

1.一种存储体内部多异步接口访问控制装置，其特征在于，包括端口自采样单元(3)、同步处理单元(4)、逻辑控制单元(5)以及数据控制单元(6)；端口自采样单元(3)一端与多异步接口连接，另一端依次连接同步处理单元(4)、逻辑控制单元(5)、存储体以及数据控制单元(6)，数据控制单元(6)与多异步接口连接；逻辑控制单元(5)包括译码转换逻辑单元和接口选择单元，译码转换逻辑单元的输入端和接口选择单元的第一输入端均连接同步处理单元(4)，译码转换逻辑单元的输出端连接接口选择单元的第二输入端，接口选择单元的输出端连接存储体；其中：

端口自采样单元(3)用于采样多异步接口的输入信号，得到多路异步采样信号，并将多路异步采样信号输送至同步处理单元(4)；

同步处理单元(4)用于将多路异步采样信号转换为多路同步信号，并将多路同步信号输送至逻辑控制单元(5)；

译码转换逻辑单元用于将多路同步信号中不能直接访问存储体的同步信号进行译码转换，转换为能够直接访问存储体的同步信号；

接口选择单元用于从所有能够直接访问存储体的同步信号中选择一路信号并输送至存储体；

数据控制单元(6)用于控制多异步接口从存储体读数据的读取状态或关闭状态，同时控制多异步接口从存储体读数据的互斥选择。

2.根据权利要求1所述的存储体内部多异步接口访问控制装置，其特征在于，所述端口自采样单元(3)包括若干自采样寄存器，自采样寄存器与异步接口连接；当异步接口为带时钟控制的接口时，自采样寄存器的采样时钟为异步接口的时钟；当异步接口为不带时钟控制的接口时，自采样寄存器的采样时钟为写信号/读信号和片选信号进行“或”逻辑后的功能信号。

3.根据权利要求1所述的存储体内部多异步接口访问控制装置，其特征在于，所述同步处理单元(4)包括若干组同步寄存器单元，每组同步寄存器单元均包括两个互联的同步寄存器；

第一同步寄存器连接端口自采样单元(3)，第二同步寄存器连接逻辑控制单元(5)；第一同步寄存器采用系统时钟下降沿锁存，第二同步寄存器采用系统时钟上升沿锁存。

4.根据权利要求3所述的存储体内部多异步接口访问控制装置，其特征在于，所述第一同步寄存器上还设置复位信号输入端。

5.根据权利要求1所述的存储体内部多异步接口访问控制装置，其特征在于，所述译码转换逻辑单元包括地址数据解析模块、片选信号转换单元和控制信号产生模块；片选信号转换单元和地址数据解析模块的输入端均与同步处理单元(4)连接，输出端均与控制信号产生模块输入端连接，控制信号产生模块输出端与接口选择单元第二输入端连接；

地址数据解析模块用于多路同步信号中不能直接访问存储体的同步信号的地址数据信号的地址和数据的解析与分离，得到地址信号和数据信号；

片选信号转换单元用于将多异步接口直接输入的地址比较信号、片选信号、地址信号转换成能够直接访问存储体的片选信号；

控制信号产生模块用于地址信号、数据信号、能够直接访问存储体的片选信号以及多异步接口直接输入的写信号、字节选择信号进行时序转换整理，得到能够直接访问存储体的同步信号。

6.根据权利要求1所述的存储体内部多异步接口访问控制装置，其特征在于，所述接口选择单元为数据选择器。

7.根据权利要求1所述的存储体内部多异步接口访问控制装置，其特征在于，所述数据控制单元(6)包括信号选择器和数据选择器；信号选择器的输入端连接多异步接口，控制端连接接口选择单元，输出端连接数据选择器的控制端；数据选择器的输入端连接存储体，输出端连接多异步接口；

信号选择器用于通过多异步接口的输入信号和接口选择单元的接口选择信号得到数据选择器的控制信号，并输送至数据选择器；

数据选择器用于根据数据选择器的控制信号控制多异步接口从存储体读数据的读取状态或关闭状态，同时控制多异步接口从存储体读数据的互斥选择。