[发明专利]一种改进的抗辐射加固矩阵码译码电路

权利要求书

1.一种改进的抗辐射加固矩阵码译码电路，所设计的译码电路可以对存储器6位数据宽度的翻转位进行纠错，该译码电路通过两次迭代完成数据位的译码纠错；译码电路的核心在于对接收的信息位和冗余位得到新的校验位与校正子，通过更新后的校正子与初始校正子之间的比较对数据进行纠错；

所设计译码电路的编码方式为将一个码字在逻辑上划分为n个4阶矩阵，矩阵中的16个信息位顺次排列，16个信息位得到14个校验位；定义符号位为：

为初始信息位；

为初始校验位；

为接收信息位产生的校验位；

为接收信息位与初始校验位计算得到的校正子；

为部分信息位第一次迭代后得到的校验位；

为第一次迭代后的校验位与初始信息位得到的新的校正子；

为部分信息位第二次迭代后得到的校验位；

为第二次迭代后的校验位与初始信息位得到的校正子；

为修改后的信息位；

步骤1：数据接收信息位根据产生14个新的校验位，以此得到校正子:

（13）

步骤2：对信息矩阵中的部分信息进行纠错，纠错公式如下：（6）

（7）

步骤3: 对纠正后的信息位进行更新得到新的校验位与校正子，根据新的校正子对剩余的信息位的部分信息位进行纠错：

（8）

（9）

（10）

步骤4：对步骤3中信息位的纠正结果进行更新，更新后产生新的校验位，并以此得到新的校正子；

（11）

步骤5：剩余信息位的校验状态可根据更新后的校正子得到，通过校验状态即可对剩余信息位进行纠错：

（12）

其中表示信息位在6位数据宽度内根据公式3和公式4可能得到校验状态的所有情况的或运算；剩余信息位纠错完成，纠错算法完成译码。

2.根据权利要求1所述的改进的抗辐射加固矩阵码译码电路，其特征在于：电路对信息位发生的连续错误通过多次迭代将翻转位进行分割，每次的迭代更新将减少校验位出错位数。