[发明专利]一种低触发高维持可控硅静电防护器件

说明书

本发明公开了一种低触发高维持可控硅静电防护器件，包括P型衬底；P型衬底上设有N型深阱；N型深阱中从左至右设有P阱和N阱；P阱中从左至右设有第一P+注入区、第一N+注入区；P阱和N阱之间设有第二N+注入区；N阱中从左至右设有第三N+注入区和第二P+注入区；第二N+注入区与第三N+注入区之间用导线串联一个电阻和N型MOS管，N型MOS管的衬底接地，N型MOS管的栅接ESD侦测电路。本发明通过外接电路，为寄生PNP三极管的基区提供触发电流，使得寄生PNP更易开启，则SCR泄放路径也更易开启；另外，re由侦测电路控制，不会导致器件正常工作时被误触发。

技术领域

本发明涉及静电防护领域，特别涉及一种低触发高维持可控硅静电防护器件。

背景技术

静电现象广泛存在于自然界中，静电的产生在工业生产中是不可避免的。其中，静电放电（ESD）会引起电子设备的故障或误动作，造成电磁干扰。击穿集成电路和精密的电子元件，或者促使元件老化，降低生产成品率。因此研究可靠性高、防护能力强的ESD防护器件是十分必要的。

LVTSCR(Low-Voltage Triggering Silicon Controlled Rectifier)器件，是一种十分有效的ESD防护器件，利用一个NMOS的漏极横跨做在N阱与P阱的接面上，可以使SCR元件的触发电压等效于NMOS器件的击穿电压，约10~15V左右。但是，由于类闩锁的特性导致维持电压很低，很容易产生器件闩锁问题，所以对LVTSCR维持电压的提高是十分必要的。

图1是一种常见LVTSCR，具有较低的触发电压，但其维持电压也比较低。

发明内容

为了解决上述技术问题，本发明提供一种结构简单、工作可靠的低触发高维持可控硅静电防护器件。

本发明解决上述问题的技术方案是：一种低触发高维持可控硅静电防护器件，包括P型衬底；所述P型衬底上设有N型深阱；N型深阱中从左至右设有P阱和N阱；P阱中从左至右设有第一P+注入区、第一N+注入区，第一P+注入区左侧设有第一场氧隔离区；P阱和N阱之间设有第二N+注入区，第二N+注入区左侧设有第二场氧隔离区，第二N+注入区右侧设有第三场氧隔离区；N阱中从左至右设有第三N+注入区和第二P+注入区，第二P+注入区右侧设有第四场氧隔离区；

P阱之上，第一N+注入区、第二N+注入区之间设有多晶硅栅，多晶硅栅与第一P+注入区、第一N+注入区相连作为阴极；第三N+注入区和第二P+注入区用导线相连作为阳极；第二N+注入区与第三N+注入区之间用导线串联一个电阻和N型MOS管，N型MOS管的衬底接地，N型MOS管的栅接ESD侦测电路。

上述低触发高维持可控硅静电防护器件，所述第一场氧隔离区左侧与P型衬底左侧边缘相连接，第一场氧隔离区右侧与第一P+注入区左侧相接，第一P+注入区右侧与第一N+注入区左侧相连，所述第二场氧隔离区右侧与第二N+注入区左侧相接，第二N+注入区右侧与第三场氧隔离区左侧连接，第三场氧隔离区右侧与第三N+注入区左侧连接，第三场氧隔离区右侧与第二P+注入区左侧连接，第二P+注入区右侧与第四场氧隔离区左侧连接，第四场氧隔离区右侧与P型衬底右侧边缘相接。

上述低触发高维持可控硅静电防护器件，当ESD脉冲来临，N型MOS管开启，给寄生PNP三极管的基区提供触发电流。

本发明的有益效果在于：本发明通过把阳极的P+放在N+外侧，增长了静电泄放路径，使得阳极的镇流电阻阻值提高，镇流电阻阻值的提高，将直接抬高器件的维持电压，防止闩锁效应的发生；且通过外接电路，为寄生PNP三极管的基区提供触发电流，使得寄生PNP更易开启，则SCR泄放路径也更易开启；另外，re由侦测电路控制，不会导致器件正常工作时被误触发。

附图说明

图1为常见LVTSCR结构的示意图。

图2为图1的电路原理示意图。