[发明专利]一种用于串行接口的并行数据位宽变换电路

权利要求书

1.一种用于串行接口的并行数据位宽变换电路，包括：

发射端并行数据位宽变换电路，包括1:2解串器A和1:2解串器B，当输入信号位宽为10bit时，经1:2解串器A和1:2解串器B进行2次1:2解串变换，输出信号位宽变换为40bit；当输入信号位宽为20bit时，经1:2解串器B进行1次1:2解串变换，输出信号位宽变换为40bit；当输入信号位宽为40bit时，则直接输出，输出信号位宽仍为40bit；

接收端并行数据位宽变换电路，包括2:1串化器A、2:1串化器B和2:1串化器C，输入信号位宽为40bit，根据协议要求，或者，40bit信号先分别经2:1串化器A和2:1串化器B进行1次2:1串化变换，再经2:1串化器C进行1次2:1串化变换，输出信号位宽变换为10bit；或者，40bit信号先分别经2:1串化器A和2:1串化器B进行1次2:1串化变换，输出信号位宽变换为20bit；40bit信号直接输出，输出信号位宽仍为40bit；

其特征在于，所述发射端并行数据位宽变换电路还包括2路选择器A和2路选择器B，S_A10、S_B10、S_C10、S_D10均为位宽为10bit的输入数据，所述1:2解串器A将S_A10解串为数据率减半的2路10bit输出数据S_E10和S_F10，即实现10bit输入数据到20bit输出数据的1:2解串功能；

所述2路选择器A有2路输入端口A_I1和A_I2，1路输出端口A_O，其位宽均为20bit，输入端口A_I1接收S_A10和S_B10过来的20bit数据，输入端口A_I2接收S_E10和S_F10过来的20bit数据，输出端口A_O输出10bit数据S_G10和S_H10构成的20bit数据，当选择A_I1输入从A_O输出时，S_A10和S_G10对应，S_B10和S_H10对应，当选择A_I2输入从A_O输出时，S_E10和S_G10对应，S_F10和S_H10对应；

所述1:2解串器B将2路10bit输入数据S_G10和S_H10解串为数据率减半的4路10bit输出数据S_I10、S_J10、S_K10、S_L10，即实现20bit输入数据到40bit输出数据的1:2解串功能；

所述2路选择器B有2路输入端口B_I1和B_I2，1路输出端口B_O，其位宽均为40bit，输入端口B_I1接收S_A10、S_B10、S_C10、S_D10过来的40bit数据，输入端口B_I2接收S_I10、S_J10、S_K10、S_L10过来的40bit数据，输出端口B_O输出10bit数据S_M10、10bit S_JN0、10bit S_K10、10bit S_L10构成的40bit数据，当选择B_I1输入从B_O输出时，S_A10和S_M10对应，S_B10和S_N10对应，S_C10和S_O10对应，S_D10和S_P10对应；当选择B_I2输入从B_O输出时，S_I10和S_M10对应，S_J10和S_N10对应，S_K10和S_O10对应，S_L10和S_P10对应。

2.根据权利要求1所述用于串行接口的并行数据位宽变换电路，其特征在于，所述接收端并行数据位宽变换电路还包括2路选择器C和3路选择器A，所述2:1串化器A将2路10bit输入数据S_A10、S_B10串化为数据率倍增的1路10bit输出数据S_E10，即实现20bit输入数据到10bit输出数据的2:1串化功能；

所述2:1串化器B将2路10bit输入数据S_C10、S_D10串化为数据率倍增的1路10bit输出数据S_F10，即实现20bit输入数据到10bit输出数据的2:1串化功能；

所述2:1串化器C将2路10bit输入数据S_E10、S_F10串化为数据率倍增的1路10bit输出数据S_G10，即实现20bit输入数据到10bit输出数据的2:1串化功能；

所述3路选择器A有3路输入端口A_I1、A_I2、A_I3，1路输出端口A_O，其位宽均为10bit，输入端口A_I1接收S_A10过来的10bit数据，输入端口A_I2接收S_G10过来的10bit数据，输入端口A_I3接收S_E10过来的10bit数据，输出端口A_O输出10bit数据S_H10；

所述2路选择器C有2路输入端口B_I1和B_I2，1路输出端口B_O，其位宽均为10bit，输入端口B_I1接收S_B10过来的10bit数据，输入端口B_I2接收S_F10过来的10bit数据，输出端口B_O输出10bit数据S_I10。