[发明专利]高速相位频率检测器

权利要求书

1.一种高速相位频率检测器，其特征在于，包括：第一高速脉冲锁存器、第二高速脉冲锁存器、与非门和第一延迟电路；

所述高速脉冲锁存器包括：脉冲产生电路、复位电路和输出锁存电路；

所述脉冲产生电路的输入端与时钟信号连接，所述脉冲产生电路的输出端与所述复位电路的第一输入端连接；

所述复位电路的第二输入端与复位信号连接，所述复位电路的输出端与所述输出锁存电路的输入端连接，所述输出锁存电路的输出端被配置为所述高速脉冲锁存器的输出端；

所述脉冲产生电路，被配置为当所述时钟信号上升沿到来时产生电源脉冲信号，所述电源脉冲信号使所述输出锁存电路的输入为低电平；

所述输出锁存电路，被配置为当所述时钟信号或所述复位信号无效时，保持所述输出锁存电路当前的输出状态；

所述复位电路，被配置将所述输出锁存电路的输入置为高电平；

所述第一高速脉冲锁存器的时钟信号为参考时钟信号，所述第一高速脉冲锁存器的输出端输出相位超前信号；所述第二高速脉冲锁存器的时钟信号为反馈时钟信号，所述第二高速脉冲锁存器的输出端输出相位滞后信号；所述与非门的第一输入端与所述第一高速脉冲锁存器的输出端连接，所述与非门的第二输入端与所述第二高速脉冲锁存器的输出端连接，所述与非门的输出端与所述第一延迟电路的输入端连接，所述第一延迟电路的输出端输出所述第一高速脉冲锁存器和所述第二高速脉冲锁存器的复位信号。

2.根据权利要求1所述的高速相位频率检测器，其特征在于，所述脉冲产生电路包括：第二NMOS晶体管、第三NMOS晶体管、第二延迟电路和第二反相器；

所述第二NMOS晶体管的栅极被配置为所述脉冲产生电路的输入端，所述第二NMOS晶体管的漏极被配置为所述脉冲产生电路的输出端，所述第二NMOS晶体管的源极与所述第三NMOS晶体管的漏极连接；

所述第三NMOS晶体管的栅极与所述第二反相器的输出端连接，所述第三NMOS晶体管的源极接地；

所述第二延迟电路的输入端与所述第二NMOS晶体管的栅极连接，所述第二延迟电路的输出端与所述第二反相器的输入端连接。

3.根据权利要求1所述的高速相位频率检测器，其特征在于，所述输出锁存电路包括：第一反相器、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第四NMOS晶体管和第五NMOS晶体管；

所述第一反相器的输入端被配置为所述输出锁存电路的输入端，所述第一反相器的输出端被配置为所述输出锁存电路的输出端；

所述第二PMOS晶体管的源极与电源连接，所述第二PMOS晶体管的栅极与所述输出锁存电路的输出端连接，所述第二PMOS晶体管的漏极与所述第三PMOS晶体管的源极连接；

所述第三PMOS晶体管的源极与所述第四PMOS晶体管的源极连接，所述第三PMOS晶体管的漏极与所述第四PMOS晶体管的漏极连接，所述第三PMOS晶体管的漏极与所述输出锁存电路的输入端连接，所述第三PMOS晶体管的栅极与所述时钟信号连接，所述第四PMOS晶体管的栅极与所述时钟信号的反相信号连接；

所述第四NMOS晶体管的漏极与所述第三PMOS晶体管的漏极连接，所述第四NMOS晶体管的源极与所述第五NMOS晶体管的漏极连接，所述第四NMOS晶体管的栅极与所述复位信号连接；

所述第五NMOS晶体管的源极接地，所述第五NMOS晶体管的栅极与所述输出锁存电路的输出端连接。

4.根据权利要求1所述的高速相位频率检测器，其特征在于，所述复位电路包括：第一PMOS晶体管和第一NMOS晶体管；

所述第一PMOS晶体管的栅极与所述第一NMOS晶体管的栅极连接，所述第一PMOS晶体管的源极与电源连接，所述PMOS晶体管的漏极与所述第一NMOS晶体管的漏极连接；

所述第一NMOS晶体管的源极被配置为所述复位电路的第一输入端，所述第一NMOS晶体管的栅极被配置为所述复位电路的第二输入端，所述第一NMOS晶体管的漏极被配置为所述复位电路的输出端。

5.根据权利要求1所述的高速相位频率检测器，其特征在于，所述时钟信号或所述复位信号无效时，是指所述时钟信号无上升沿时或者所述复位信号为高电平时。