[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，在进行金属硅化工艺之前，先对器件结构的源漏区进行掺杂，该次掺杂后使得源漏区的表层非晶化，这样，在源漏区的金属硅化工艺中，非晶化的表层更有助于硅化物反应，同时，非晶化的掺杂的杂质在金属硅化物层与源漏晶态结构的界面处分凝，可以降低源漏的接触势垒，而非晶化的表层在硅化过程中固相外延生长，能够提升源漏区中杂质浓度，有效降低源漏区的接触电阻率，从而，全面提高源漏区的接触性能，提高器件的整体性能。

技术领域

本发明涉及半导体器件及其制造领域，特别涉及一种半导体器件的制造方法。

背景技术

随着半导体技术的飞速发展，对集成电路的集成度越来越高，半导体器件的特征尺寸不断缩小，这对器件的性能也提出了更高的要求。随着CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)技术进入16/14及以下技术节点，为了确保器件的高性能，对器件各部分的电学性能提出更高要求，其中，源漏区的接触电阻对器件性能的提升起着至关重要的作用。

发明内容

有鉴于此，本发明的目的在于提供一种半导体器件的制造方法，提高源漏区的接触性能。

为实现上述目的，本发明有如下技术方案：

一种半导体器件的制造方法，包括：

提供衬底，所述衬底上形成有器件结构，所述器件结构包括栅极以及栅极两侧衬底中的源漏区，所述源漏区具有晶态结构；

对所述源漏区进行掺杂，以使得所述源漏区的表层非晶化，所述掺杂的杂质具有与所述源漏区相同的杂质类型；

进行金属硅化工艺，以在所述源漏区上形成金属硅化物层。

可选地，所述器件结构包括N型器件结构或P型器件结构。

可选地，所述器件结构包括N型器件结构和P型器件结构，则，所述对所述源漏区进行掺杂，以使得所述源漏区的表层非晶化，包括：

分别对N型器件结构和P型器件结构的源漏区进行掺杂，以分别使得N型器件结构和P型器件结构的源漏区的表层非晶化。

可选地，所述对所述源漏区进行掺杂，包括：

采用离子注入对所述源漏区进行掺杂。

可选地，所述N型的器件结构的源漏区中掺杂杂质为P，采用离子注入对N型半导体器件的源漏区进行掺杂时，注入的杂质为As或Sb，离子注入的能量范围为1-5keV，离子注入的剂量范围为1e14-1e15/cm²。

可选地，所述P型的器件结构的源漏区中掺杂杂质为B，采用离子注入对P型半导体器件的源漏区进行掺杂时，注入的杂质为Ga，离子注入的能量范围为1-5keV，离子注入的剂量范围为1e14-1e15/cm²。

可选地，所述源漏区为嵌入式的外延结构，所述器件结构为N型器件结构时，所述外延结构为外延硅，所述器件结构为P型器件结构时，所述外延结构为外延锗硅。

可选地，所述器件结构及所述衬底上还覆盖有层间介质层，所述层间介质层中设置有暴露所述源漏区的接触孔。

可选地，所述金属硅化工艺中的金属层的材料为Ti、Ni或Co。

可选地，所述金属层的厚度范围为1-10nm，所述金属硅化工艺中热处理的温度范围为500-600℃。