[发明专利]一种实现神经元模型的硬件电路

权利要求书

1.一种实现神经元模型的硬件电路，其特征在于：包括第一加法电路单元、第二加法电路单元、重置电路单元、第一积分电路单元和第二积分电路单元，所述第一加法电路单元分别与重置电路单元和第二积分电路单元连接，所述第二加法电路单元分别重置电路单元和第二积分电路单元连接，所述第一积分电路单元与第一加法电路单元、第二加法电路单元和重置电路单元连接，所述第二积分电路单元与重置电路单元连接。

2.根据权利要求1所述的一种实现神经元模型的硬件电路，其特征在于：所述第一加法电路单元包括第一运算放大器U1、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、行为乘法器、第一电源V1和第一电流源I1，第一运算放大器U1的输出端连接重置电路单元，第一运算放大器U1正端接地，第一运算放大器U1负端分别与电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6的一端连接，行为乘法器分别与电阻R1和电阻R2的另一端连接，电阻R3另一端与第一电源V1连接，电阻R4的另一端与第一电流源I1连接，电阻R5的另一端与第二积分电路单元连接，电阻R6的另一端与第一运算放大器U1的输出端连接。

3.根据权利要求1所述的一种实现神经元模型的硬件电路，其特征在于：所述第二加法电路单元包括第五运算放大器U5、电阻R15、电阻R16和电阻R17，第五运算放大器U5输出端与重置电路单元连接，第五运算放大器U5正端接地，第五运算放大器U5负端分别与电阻R15、电阻R16和电阻R17的一端连接，电阻R17的另一端与第五运算放大器U5输出端连接，电阻R15的另一端与第二积分电路单元连接，电阻R16的另一端分别与第一加法电路单元、重置电路单元和第一积分电路单元连接。

4.根据权利要求1所述的一种实现神经元模型的硬件电路，其特征在于：所述重置电路单元由滞回比较器、比例放大器和四个压控开关组成，滞回比较器包括第二运算放大器U2、电阻R7、电阻R8、电阻R9、电阻R10、第一二极管D1、第二二极管D2、第二电源V2、第三电源V3，第二运算放大器U2的负端与电阻R8连接，第二运算放大器U2正端与电阻R7和电阻R9的一端连接，电阻R7的另一端接地，第二运算放大器U2的输出端与电阻R10一端连接，电阻R10的另一端分别与电阻R9的另一端、第一二极管D1的输出端和第二二极管D2输入端连接，第一二极管D1的输入端经第二电源V2接地，第二二极管D2输出端经第三电源V3接地，四个压控开关包括第一压控开关S1、第二压控开关S2、第三压控开关S3和第四压控开关S4，第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入正极连接第二运算放大器U2的输出端，第一压控开关S1、第二压控开关S2、第三压控开关S3、第四压控开关S4信号输入负极接地，另外第三压控开关S3正极输入连接第四电源V4，比例放大器中设置有第三运算放大器U3，第三运算放大器U3的负端连接电阻R11和电阻R12，第三运算放大器U3正端接地，三运算放大器U3输出端接第一压控开关S1负端。

5.根据权利要求1所述的一种实现神经元模型的硬件电路，其特征在于：所述第一积分电路单元包括第四运算放大器U4、电阻R13、电阻R14和电容C1，第四运算放大器U4正端接地，第四运算放大器U4负端与电阻R13、电阻R14和电容C1一端连接，所述第四运算放大器U4输出端连接第一加法电路单元输入端、第二加法电路单元输入端和重置电路单元输入端。

6.根据权利要求1所述的一种实现神经元模型的硬件电路，其特征在于：所述第二积分电路单元包括第六运算放大器U6、七运算放大器U7、电阻R18、电阻R19、电阻R20、电阻R21和电容C2，第六运算放大器U6正端接地，第六运算放大器U6负端分别与电阻R18、电阻R19和电容C2的一端连接，第六运算放大器U6输出端连接第七运算放大器U7输入端，第七运算放大器U7负端连接电阻R20和电阻R21，第七运算放大器U7负端接地。

7.根据权利要求2-6所述的一种实现神经元模型的硬件电路，其特征在于：运算放大器为TL084，乘法器为AD633，压控开关为ADG419，二极管为1N4148。