[发明专利]具有嵌入式NVRAM以支持处理器监测软件的处理器

权利要求书

1.一种包含程序代码的机器可读介质，所述程序代码当由在半导体芯片上实现的处理器的一个或多个处理核心处理时使得方法被执行，所述方法包括：

监测所述处理器的可靠性、功耗以及性能；

将所述处理器的可靠性数据、功耗数据以及性能数据写入嵌入式非易失性随机存取存储器中，所述嵌入式非易失性随机存取存储器被集成在所述半导体芯片中。

2.如权利要求1所述的机器可读介质，其中，所述写入包括执行以所述嵌入式非易失性随机存取存储器为目标的存储器写入指令。

3.如权利要求2所述的机器可读介质，其中，所述嵌入式非易失性随机存取存储器在所述存储器写入指令的操作码和立即操作数中的至少一个中被表述为所述存储器写入指令的目标。

4.如权利要求1所述的机器可读介质，其中，所述嵌入式非易失性存储器的地址空间是具有特权的。

5.如权利要求1所述的机器可读介质，其中，所述写入包括读取控制寄存器的内容，并且将所述内容写入所述嵌入式非易失性随机存取存储器中。

6.如权利要求1所述的机器可读介质，其中，所述方法包括从所述处理器的控制寄存器空间读取所述可靠性数据、所述功耗数据以及所述性能数据。

7.如权利要求1所述的机器可读介质，其中，所述方法包括从所述嵌入式非易失性存储器读取所述可靠性数据、所述功耗数据以及所述性能数据。

8.一种装置，包括：

处理器，其包括：

多个处理核心；

主存储器控制器，其用于与主存储器相接合；

外围控制中心；

嵌入式非易失性随机存取存储器；

一个或多个控制寄存器，其耦合到所述嵌入式非易失性随机存取存储器。

9.如权利要求8所述的装置，其中，所述处理核心中的至少一个处理核心的指令集架构支持用于将数据写入所述嵌入式非易失性随机存取存储器中的指令。

10.如权利要求9所述的装置，其中，所述嵌入式非易失性随机存取存储器在所述指令的操作码和立即操作数中的至少一个中被表述为所述写入的目标。

11.如权利要求8所述的装置，其中，所述嵌入式非易失性随机存取存储器用于存储针对不同类型的故障机制的物理可靠性模型和用于确定所述处理器的不同组件的故障率的组合模型。

12.如权利要求8所述的装置，其中，所述处理器包括用于将所述一个或多个控制寄存器的内容自动地写入所述嵌入式非易失性随机存取存储器中的逻辑电路。

13.如权利要求8所述的装置，包括到所述嵌入式非易失性随机存取存储器的后门接口。

14.一种方法，包括：

监测处理器的可靠性、功耗以及性能；

将所述处理器的可靠性数据、功耗数据以及性能数据写入嵌入式非易失性随机存取存储器中，所述嵌入式非易失性随机存取存储器被集成在处理器半导体芯片中。

15.如权利要求14所述的方法，其中，所述写入包括执行以所述嵌入式非易失性随机存取存储器为目标的存储器写入指令。

16.如权利要求15所述的方法，其中，所述嵌入式非易失性随机存取存储器在所述存储器写入指令的操作码和立即操作数中的至少一个中被表述为所述存储器写入指令的目标。

17.如权利要求14所述的方法，其中，所述嵌入式非易失性存储器的地址空间是具有特权的。