[发明专利]输出级电路

权利要求书

1.一种输出级电路，其特征在于，包括：第一栅驱动器、第二栅驱动器、第一输出级电路、第二输出级电路和控制电路；

所述第一栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第一栅驱动信号；

所述第二栅驱动器，用于根据接收到的分级驱动信号，向所述第一输出级电路和所述第二输出级电路输入第二栅驱动信号；

所述控制电路，用于根据接收到的第一控制信号和第二控制信号，控制所述第一输出级电路和所述第二输出级电路之间的连接状态；

所述第一输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第一电压；

所述第二输出级电路，用于根据接收到所述第一栅驱动信号和所述第二栅驱动信号，输出第二电压；

其中，所述控制电路，包括：第五PMOS管、第七PMOS管、第五NMOS管和第七NMOS管；

所述第五PMOS管的源极与所述第二输出级电路的第一端相连，漏极分别与所述第七NMOS管的漏极和所述第二输出级电路的第二端相连，栅极为所述第一控制信号的输入端；

所述第七NMOS管的源极与所述第一输出级电路的第一端相连，栅极为所述第一控制信号的输入端；

所述第七PMOS管的源极与所述第一输出级电路的第二端相连，漏极分别与所述第五NMOS管的漏极和所述第二输出级电路的第三端相连；栅极为所述第二控制信号的输入端；

所述第五NMOS管的源极与所述第二输出级电路的第四端相连，栅极为所述第二控制信号的输入端。

2.根据权利要求1所述的输出级电路，其特征在于，所述第一输出级电路，包括，第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、低压差线性稳压器、第一寄生电容、第二寄生电容、第三寄生电容和第四寄生电容；

所述第一PMOS管的源极与电源输入端相连，漏极与所述第二PMOS管的源极相连，栅极接收所述第一栅驱动器输出的所述第一栅驱动信号；

所述第二PMOS管的漏极作为所述第一输出级电路的输出端，与所述第二NMOS管的漏极相连，源极作为所述第一输出级电路的第一端，栅极与所述低压差线性稳压器的输出端相连；

所述第一寄生电容的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的源极相连；

所述第二寄生电容的一端与所述第二PMOS管的栅极相连，另一端与所述第二PMOS管的漏极相连；

所述第二NMOS管的源极作为所述第一输出级电路的第二端，与所述第一NMOS管的漏极相连，栅极与所述低压差线性稳压器的输出端相连；

所述第三寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二NMOS管的漏极相连；

所述第四寄生电容的一端与所述第二NMOS管的栅极相连，另一端与所述第二NMOS管的源极相连；

所述第一NMOS管的源极接地，栅极接收所述第二栅驱动器输出的所述第二栅驱动信号。

3.根据权利要求1所述的输出级电路，其特征在于，所述第二输出级电路，包括：第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五寄生电容、第六寄生电容、第七寄生电容和第八寄生电容；

所述第三PMOS管的漏极作为所述第二输出级电路的第一端，与所述第四PMOS管的源极相连，源极与电源的输入端相连，栅极接收所述第一栅驱动器输出的所述第一栅驱动信号；

所述第四PMOS管的漏极作为所述第二输出级电路的输出端，与所述第四NMOS管的漏极相连，栅极作为所述第二输出级电路的第二端；

所述第五寄生电容的一端与所述第四PMOS管的栅极相连，另一端与所述第四PMOS管的源极相连；

所述第六寄生电容的一端与所述第四PMOS管的栅极相连，另一端与所述第四PMOS管的漏极相连；

所述第四NMOS管的源极作为所述第二输出级电路的第四端，与所述第三NMOS管的漏极相连，栅极作为所述第二输出级电路的第三端；

所述第七寄生电容的一端与所述第四NMOS管的栅极相连，另一端与所述第四NMOS管的漏极相连；

所述第八寄生电容的一端与所述第四NMOS管的栅极相连，另一端与所述第四NMOS管的源极相连；

所述第三NMOS管的栅极接收所述第二栅驱动器输出的所述第二栅驱动信号，源极接地。