[发明专利]一种分栅SONOS存储器件

说明书

本发明提供一种分栅SONOS存储器件，形成于衬底上的栅氧化层和氮氧化层；栅氧化层上设有选择管多晶硅栅、顶端氧化层及隔离层；氮氧化层上有存储管多晶硅栅；氮氧化层和存储管多晶硅栅一侧紧靠隔离层；位于选择管多晶硅栅和存储管多晶硅栅下方的存储管P型阱；选择管的源端与选择管多晶硅栅之间的衬底沟道有P型硼注入区；存储管多晶硅栅下方P型衬底的沟道有N型砷注入区。本发明形成选择管单边硼注入区、源端单边砷或锑注入区，硼注入区中的硼扩散到选择管沟道中实现选择管阈值电压调整；存储管的阈值电压调整通过形成N型砷注入区；最终实现选择管阈值电压调整和存储管器件的阈值电压调整之间互不影响，提高器件性能，降低制造成本。

技术领域

本发明涉及一种半导体器件，特别是涉及一种分栅SONOS存储器件。

背景技术

具有低操作电压和更好的COMS工艺兼容性的SONOS(Semiconductor OxideNitride Oxide Semiconductor)技术被广泛用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。2T SONOS(2transistors)技术由于其低功耗得到了很多应用的青睐。但是2T结构与生俱来的缺点就是其较大的芯片面积损耗。

相对于2T SONOS，分栅(split-gate)SONOS存储器件更省面积，如图1，图1显示为传统工艺的SONOS存储器件结构示意图。其中，接触孔11将选择管和存储管作为背靠背的整体间隔开，其中衬底1上的ONO氮氧化层2上具有存储管多晶硅栅3，在存储管多晶硅栅3的顶部具有存储管栅上氮化硅7，在多晶硅栅3和存储管栅上氮化硅7的两侧壁具有多晶硅间氮化硅4；在多晶硅间氮化硅4的一侧壁具有选择管，该选择管由位于衬底1上的选择管栅氧化层5、该选择管栅氧化层5上的选择管多晶硅栅6构成；在多晶硅间氮化硅4的另一侧壁和选择管多晶硅栅6的外侧壁均设有侧墙8。在存储管和选择管的沟道中注入轻漏极掺杂9以及源漏注入10。

通常，低功耗的SONOS应用中，选择管的开启电压Vth要求大于1V以防止漏电；但是存储管SONOS的开启电压Vth要求小于0V以实现低功耗读取操作。但是，在分栅SONOS器件结构中，由于选择管和存储管背靠背相邻，采用整个沟道注入的方式调整任何一个器件的阈值电压肯定会使得另一个器件的沟道受到影响。众所周知，对器件沟道反复掺杂会极大的降低器件沟道的迁移率，退化器件的性能。

因此，需要提出一种器件结构来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种分栅SONOS存储器件，用于解决现有技术中采用整个沟道注入的方式调整背靠背相邻的选择管或存储管，器件的阈值电压会使得另一个器件的沟道受到反复掺杂而极大的降低器件沟道的迁移率，退化器件的性能的问题。

为实现上述目的及其他相关目的，本发明提供一种分栅SONOS存储器件，该器件至少包括：P型衬底1及形成于所述P型衬底1上的栅氧化层3和氮氧化层10；所述栅氧化层3上依次设有选择管多晶硅栅4和位于所述选择管多晶硅栅4上的顶端氧化层5，三者构成层叠结构；覆盖所述层叠结构侧壁的隔离层；所述氮氧化层10上表面设有存储管多晶硅栅12；所述氮氧化层10和所述存储管多晶硅栅12的一个侧壁紧靠所述层叠结构一侧的隔离层；形成于所述选择管多晶硅栅4和存储管多晶硅栅12下方、所述P型衬底1表面区域的存储管P型阱2；所述选择管多晶硅栅4远离所述存储管多晶硅栅12的一侧设有源端；所述源端与所述选择管多晶硅栅4之间的P型衬底沟道表面形成有P型硼注入区6；所述存储管多晶硅栅12下方P型衬底的沟道表面形成有N型砷注入区9；所述存储管多晶硅栅12远离所述选择管多晶硅栅4的一侧设有漏端。

优选地，所述隔离层包括紧靠所述层叠结构的第一侧墙7和紧靠所述第一侧墙的ONO氮氧化层10，所述存储管多晶硅栅12的一个侧壁紧靠所述层叠结构一侧的ONO氮氧化层10，所述层叠结构另一侧的ONO氮氧化层10外侧壁还设有第二侧墙15；所述存储管多晶硅栅12的另一个侧壁设有氧化层13，该氧化层13的外侧壁设有第二侧墙15。