[发明专利]半导体存储装置

说明书

本发明提供一种半导体存储装置，实现被选择的存储芯片的动作电压的稳定化。本发明的闪速存储器包含主芯片与至少一个从芯片。主芯片的电荷泵电路的电压输出部连接于主芯片的内部衬垫，从芯片的电荷泵电路的电压输出部连接于从芯片的内部衬垫，主芯片的内部衬垫与从芯片的内部衬垫通过配线而连接。当使主芯片进行动作时，将主芯片的电荷泵电路断开，将从芯片的电荷泵电路导通，且由从芯片的电荷泵电路生成的电压被供给至主芯片。

技术领域

本发明涉及一种堆叠有多个裸片(die)或芯片(chip)的半导体存储装置，尤其涉及一种搭载有串行外部接口(SPI)功能的闪速存储器。

背景技术

多芯片封装是在一个封装内堆叠多个相同种类或不同种类的裸片或芯片，例如，可通过堆叠多个相同种类的存储芯片来扩大存储容量、或者通过堆叠多个不同种类的存储芯片来提供不同的储存功能。例如，日本专利特开2008-300469号公报的非易失性半导体存储装置是将多个存储阵列芯片及其控制芯片层叠，并将存储阵列芯片的贯通电极和控制芯片的贯通电极对准，而进行两贯通电极的电性连接。另外，日本专利特开2014-57077号公报的半导体器件是将主闪速存储芯片和从闪速存储芯片层叠，并使从闪速存储芯片不具有非核心(core)电路，而自主闪速存储芯片对从闪速存储芯片供给器件操作所需要的信号及电压。

在堆叠有多个存储芯片的存储器件中，有如下者：各个存储芯片监控自主计算机输出的地址，并检测自身是否为被选择的存储芯片。主计算机不需要用以选择存储芯片的特定的指令，只要像处理单片(monolithic)的存储芯片那样对存储器件输出指令或地址即可。或者，也存在如下者：主计算机将用以选择存储芯片的芯片选择信号输出至存储器件，且存储芯片基于芯片选择信号来检测自身是否被选择。

另外，还能够将经堆叠的存储芯片的其中一个设定为主(master)，将另一个设定为从(slave)，以进行主芯片或从芯片的识别。主/从的设定例如可通过熔丝(fuse)或金属选件(metal option)来进行。例如，将主侧的存储芯片的标识(ID)设定为“00”，将从侧的存储芯片的ID设定为“01”，主侧的存储芯片可在块地址“10”为低逻辑电平(BA10＝L)时被选择，且从侧的存储芯片可在块地址“10”为高逻辑电平(BA10＝H)时被选择。

闪速存储器为了进行读出、编程、擦除等动作而需要比较高的电压，因而需配备用以将自外部端子供给的电源电压Vcc升压的电荷泵电路。图1是表示现有的堆叠有多个存储芯片的闪速存储器的内部构成的图。如图1所示，闪速存储器10例如包含具有相同构成的主芯片20及从芯片30。主芯片20及从芯片30分别包含电荷泵电路22、电荷泵电路32，电荷泵电路22、电荷泵电路32分别耦接至内部衬垫(pad)24、内部衬垫34。另外，内部衬垫24、内部衬垫34经由配线14而共同连接于耦接至电源电压Vcc的外部端子12。

自外部端子12供给的电源电压Vcc经由配线14及内部衬垫24、34而被供给于电荷泵电路22、32，电荷泵电路22、可将电源电压Vcc升压成所需的目标电压。这里，电荷泵电路22、32在被选择的存储芯片中被使能(导通)，在未被选择的存储芯片中被禁能(断开)。例如，在主芯片20被选择的情况下，使能电荷泵电路22，且禁能电荷泵电路32，相反，在从芯片30被选择的情况下，使能电荷泵电路32，且禁能电荷泵电路22。