[发明专利]用于子阵列寻址的设备及方法

权利要求书

1.一种设备，其包括：

多个子阵列，其在存储器装置的存储体内；及

电路，其耦合到所述多个子阵列且经配置以：

在一时间周期期间激活所述多个子阵列中的第一子阵列中的特定序数位置处的行；及

在所述时间周期期间激活所述多个子阵列中的第二子阵列中的不同序数位置处的行。

2.根据权利要求1所述的设备，其中所述电路包括：

子阵列解码器，其输出针对每一子阵列被独立地锁存于子阵列锁存电路中，所述经锁存输出指示所述对应子阵列的激活状态；以及

行解码电路，其包括：

每子阵列的行锁存电路，其用以在每子阵列基础上独立地锁存所接收行地址；及

每子阵列的行解码器，其各自经配置以接收：

对应于所述子阵列的所述子阵列锁存电路的输出；及

对应于所述子阵列的所述行锁存电路的输出。

3.根据权利要求2所述的设备，其中所述电路进一步包括：

第一子阵列锁存电路及第一行锁存电路，其可选择地耦合到所述第一子阵列；及

第二子阵列锁存电路及第二行锁存电路，其可选择地耦合到所述第二子阵列；

其中所述第一锁存电路及所述第二锁存电路经配置以在所述时间周期期间实现独立子阵列存取及所述行激活。

4.根据权利要求1所述的设备，其中所述电路包括：

第一行解码器，其耦合到所述第一子阵列；

第二行解码器，其耦合到所述第二子阵列；及

子阵列解码器，其经由第一锁存器而耦合到所述第一行解码器且经由第二锁存器而耦合到所述第二行解码器。

5.根据权利要求4所述的设备，其进一步包括：

行地址电路，其：

经由第三锁存器而耦合到所述第一行解码器；且

经由第四锁存器而耦合到所述第二行解码器。

6.根据权利要求1至5中任一权利要求所述的设备，其进一步包括：

耦合到所述第一子阵列的第一感测电路及耦合到所述第二子阵列的第二感测电路，所述第一感测电路及所述第二感测电路各自包含耦合到相应感测线的感测放大器；

其中所述第一感测电路及所述第二感测电路与经配置以在所述时间周期期间实现所述行激活的所述电路物理上分离。

7.根据权利要求1至5中任一权利要求所述的设备，其中，基于不同子阵列地址，所述特定序数位置处的所述行及所述不同序数位置处的所述行经配置以在所述时间周期期间被激活。

8.根据权利要求1至5中任一权利要求所述的设备，其中，基于引导所述特定序数位置处的所述行及所述不同序数位置处的所述行的激活的不同子阵列地址，耦合到所述第一子阵列的感测电路经配置以感测所述特定序数位置处的所述经激活行且耦合到所述第二子阵列的感测电路经配置以感测所述不同序数位置处的所述经激活行。

9.一种系统，其包括：

存储器装置，其包括存储体中的存储器单元的多个子阵列；

主机，其经配置以将子阵列寻址命令提供到所述存储器装置；

控制总线，其介于所述主机与所述存储器装置之间，通过所述控制总线而将所述子阵列寻址命令的信号从所述主机移动到所述存储器装置以实现如下同时存储：

通过第一感测放大器而存储在所述存储器装置的第一子阵列的行的特定序数位置处感测的第一数据值；及

通过第二感测放大器而存储在所述存储器装置的第二子阵列的行的不同序数位置处感测的第二数据值。