[发明专利]用于半导体检查的条带选择

说明书

通过半导体检查系统执行半导体检查方法。在所述方法中，接收指定跨半导体裸片的条带以用于检查的用户输入。所述条带的宽度小于所述半导体裸片的宽度并且对应于所述半导体检查系统的视场。基于所述用户输入，检查所述半导体裸片的所述条带。处理来自检查所述条带的数据以识别所述条带中的缺陷。

相关申请案

本申请案主张2017年10月18日申请的标题为“3D闪存条带优化(3D Flash SwathOptimization)”的美国专利申请案第62/573,811号的优先权，所述美国专利申请案以全文引用的方式并入本文中。

技术领域

本公开涉及半导体检查工具，且更具体来说，涉及将在半导体裸片上检查的条带的用户选择。

背景技术

半导体检查工具可使用时间延迟积分(TDI)检查半导体裸片，以便标识裸片上的缺陷。这类检查工具使用TDI跨裸片扫描TDI条带，其中扫描相应TDI条带且因此连续检查TDI条带。可将检查结果与相同类型的其它半导体裸片的检查结果进行比较，以识别缺陷。执行多个TDI条带的连续扫描，这是因为检查工具的视场且因此TDI条带宽度通常小于裸片的宽度。

条带布局传统上对于给定半导体裸片是固定的。举例来说，图1示出半导体裸片100的平面视图，其中从裸片100的顶部开始，检查工具具有TDI条带110的固定布局。如由中心线112所指示，检查工具聚焦于每一TDI条带110的中心上。

然而，这类聚焦由于半导体裸片100的不同部分的高度可改变而存在问题。举例来说，图2示出半导体裸片100的透视图。裸片100是包含多个闪存存储器单元阵列102的闪存存储器裸片。每一存储器单元阵列102具有相邻的相关联行解码器(“X-Dec”)电路104和相邻的页缓冲器106。裸片100另外包含外围逻辑电路108。如图2示出，存储器单元阵列102高于(例如，高3-5um)外围逻辑电路108(例如，在制造期间在平坦化层间电介质已沉积于图1和2的电路上方之前的时间)。存在此高度差异的原因是存储器单元阵列102的闪存存储器单元包含氧化物-氮化物-氧化物堆叠，例如外围逻辑电路108的其它电路不存在此堆叠。紧邻存储器单元阵列102的电路，例如行解码器电路104，占用其中裸片高度从存储器单元阵列102的第一值转变到外围逻辑电路108的第二更低值的转变区。

如图1中所见，表示检查工具聚焦的方位的中心线112可能不穿过行解码器电路104。因此，检查工具可以不理想或甚至不适用于行解码器电路104的焦点执行其扫描，这使得难以或不可能检查行解码器电路104中的缺陷。此外，这个问题可使得沿着每一TDI条带110使用不同焦点偏移执行多个遍次成为必需，因此会增加检查时间，减小检查处理量，并且增加设置检查工作程序的时间。

发明内容

因此，需要允许用户指定用于检查的条带的方法和系统。

在一些实施例中，在半导体检查系统处执行半导体检查的方法。在所述方法中，接收指定跨半导体裸片的条带以用于检查的用户输入。所述条带的宽度小于所述半导体裸片的宽度并且对应于所述半导体检查系统的视场。基于所述用户输入，检查所述半导体裸片的所述条带。处理来自检查所述条带的数据以识别所述条带中的缺陷。

在一些实施例中，一种半导体检查系统包含检查工具、一或多个处理器，以及存储一或多个程序以供所述一或多个处理器执行的存储器。所述一个或多个程序包含用于执行上述方法的指令。在一些实施例中，一种非暂时性计算机可读存储媒体存储一或多个程序以供包含检查工具的半导体检查系统的一或多个处理器执行。所述一或多个程序包含用于执行上述方法的指令。

附图说明

为了更好地理解所描述的各种实施方案，应参考下文结合以下附图的详细描述。

图1示出其中检查工具具有时间延迟积分(TDI)条带的固定布局的半导体裸片的平面视图。