[发明专利]具有L形浮栅的NOR存储器单元

权利要求书

1.一种电可擦除可编程存储器单元，包括：

半导体衬底，所述半导体衬底具有第一衬底区域以及在横向方向上与所述第一衬底区域分开的第二衬底区域；

沟道区域，所述沟道区域位于所述第一衬底区域和所述第二衬底区域之间，所述沟道区域具有：

第一沟道部分，所述第一沟道部分与所述第一衬底区域相邻，以及

第二沟道部分，所述第二沟道部分与所述第二衬底区域和所述第一沟道部分相邻；

导电控制栅，所述导电控制栅与所述第一沟道部分绝缘并设置在所述第一沟道部分之上；

导电浮栅，所述导电浮栅与所述第二沟道部分绝缘并设置在所述第二沟道部分之上，所述浮栅具有：

第一浮栅部分，所述第一浮栅部分在所述第二沟道部分之上沿所述横向方向延伸，以及

第二浮栅部分，所述第二浮栅部分远离所述衬底延伸，所述第二浮栅部分在第一端电连接到所述第一浮栅部分并且在第二端具有末端，其中所述末端的第一部分具有比所述末端的第二部分更小的横截面；

导电源极线，所述导电源极线与所述第二浮栅部分相邻并电耦合至所述第二衬底区域，所述源极线远离所述衬底延伸并与所述浮栅形成第一电容耦合；

介电层，所述介电层位于所述第二浮栅部分和所述源极线之间；以及

导电擦除栅，所述导电擦除栅与所述源极线和所述第二浮栅部分的所述末端绝缘并设置在所述源极线和所述第二浮栅部分的所述末端之上。

2.根据权利要求1所述的电可擦除可编程存储器单元，其中，所述第一浮栅部分和所述第二浮栅部分形成L形浮栅。

3.根据权利要求1-2中任一项所述的电可擦除可编程存储器单元，其中，所述擦除栅与所述浮栅形成第二电容耦合，并且其中，所述第一电容耦合大于所述第二电容耦合。

4.根据权利要求1-3中任一项所述的电可擦除可编程存储器单元，其中，所述第一电容耦合以至少5∶1的比率大于所述第二电容耦合。

5.根据权利要求1-4中任一项所述的电可擦除可编程存储器单元，其中，所述控制栅与所述浮栅形成第三电容耦合，并且其中，所述第一电容耦合大于所述第三电容耦合。

6.根据权利要求5所述的电可擦除可编程存储器单元，其中，所述第一电容耦合以至少5∶1的比率大于所述第三电容耦合。

7.根据权利要求1-6中任一项所述的电可擦除可编程存储器单元，还包括：

控制栅绝缘区域，所述控制栅绝缘区域设置在所述控制栅和所述第一沟道部分之间；以及

浮栅绝缘区域，所述浮栅绝缘区域设置在所述第一浮栅部分和所述第二沟道部分之间。

8.根据权利要求7所述的电可擦除可编程存储器单元，其中，所述浮栅绝缘区域比所述控制栅绝缘区域更厚。

9.根据权利要求7所述的电可擦除可编程存储器单元，其中，所述浮栅绝缘区域和所述控制栅绝缘区域是使用分开的绝缘区域生长操作形成的。

10.根据权利要求1-9中任一项所述的电可擦除可编程存储器单元，还包括：

擦除栅绝缘区域，所述擦除栅绝缘区域设置在所述擦除栅和所述第二浮栅部分的所述末端之间，所述擦除栅绝缘区域具有允许电子从所述第二浮栅部分的所述末端隧穿的厚度。

11.根据权利要求1-10中任一项所述的电可擦除可编程存储器单元，其中，所述擦除栅绝缘区域的厚度大于200埃并且在向所述擦除栅施加不大于10V时允许电子隧穿。

12.根据权利要求1-11中任一项所述的电可擦除可编程存储器单元，其中，所述控制栅包括与所述第一浮栅部分相邻并设置在距所述第一浮栅部分第一距离处的第一区域以及与所述第二浮栅部分相邻并设置距所述第二浮栅部分第二距离处的第二区域，其中所述第二距离大于所述第一距离。