[发明专利]处理室组件和形成表面纹理的方法

说明书

本发明涉及一种在用于基板处理室的环形屏蔽元件形式的处理室组件上形成表面纹理的方法，所述基板处理室被设计成用于制造晶片、芯片或管芯，所述处理室组件形成屏蔽元件并且具有至少一个组件表面，所述方法包括在所述至少一个组件表面上形成所述表面纹理的步骤，以便在所述表面纹理中限定至少一个凹部，并且使得由所述表面纹理限定的总表面积大于由所述至少一个组件表面限定的总表面积，其中，所述表面纹理通过增材制造而被施加到所述至少一个组件表面。此外，提出了一种用于基板处理室的特别是环形屏蔽元件形式的改进的处理室组件，该基板处理室被设计成制造晶片、芯片或管芯。

技术领域

本发明涉及一种在用于基板处理室的环形屏蔽元件形式的处理室组件上形成表面纹理的方法，该基板处理室被设计成用于制造晶片、芯片或管芯，该处理室组件形成屏蔽并且具有至少一个组件表面，该方法包括在至少一个组件表面上形成表面纹理的步骤，以便在该表面纹理中限定至少一个凹部，并且使得由该表面纹理限定的总表面积大于由所述至少一个组件表面限定的总表面积。

此外，本发明涉及一种用于基板处理室的特别为环形屏蔽元件形式的处理室组件，该基板处理室被设计成用于制造晶片、芯片或管芯，该处理室组件具有限定至少一个组件表面的环形处理室组件结构，表面纹理被布置在所述至少一个组件表面上并具有至少一个凹部，其中，由该表面纹理限定的总表面积大于由所述至少一个组件表面限定的总表面积。

此外，本发明涉及一种用于基板处理室的处理套件，该处理套件包括特别是环形式的屏蔽元件，该屏蔽元件适于至少部分地围绕处理室中的基板。

此外，本发明涉及一种包括至少一个处理室组件的基板处理室。

背景技术

特别是在US 2004/0056211 A1、US 2006/0105182 A1和US 2010/0108641 A1中描述了如开篇所定义的方法和处理室组件。所述的表面纹理包括多个电子束纹理特征，这些特征是通过在处理室组件的表面上或在覆盖处理室组件的结构的金属涂层上扫描电子束而形成的。

所述的纹理特征，例如凹陷和突起，直接形成在处理室组件的表面中。这意味着处理室组件的表面被修改。结果，如果要对处理室组件进行翻新，则必须部分去除处理室组件的外表面。如果在通过对处理室组件扫描电子束而使涂层纹理化之前使用涂层覆盖处理室组件，则必须使用繁杂的两步处理。在第一步骤中，处理室组件的外表面必须设有金属涂层，然后在第二步骤中，必须形成电子束纹理特征。

发明内容

因此，本发明的目标在于促进特别是在处理室组件上形成表面纹理。

根据本发明，通过增材制造将表面纹理施加至所述至少一个组件表面以在开篇处所述的方法实现了该目标。

所提出的在处理室组件上形成表面纹理的改进方法允许通常以单个步骤或过程形成表面纹理。优选地在完全不改变组件表面的情况下将表面纹理添加到组件表面上或组件表面内。简单地将表面纹理添加到组件表面上。这允许在无需去除处理室组件本身的任何部分的情况下完全去除所形成的表面纹理。特别地，如果处理室组件被涂层覆盖，则必须在该方法的第一步骤中涂敷该涂层，而在第二步骤中，通过横跨涂层扫描电子束来设置表面纹理。还应注意，在组件表面和涂层之上扫描电子束并不一定排除至少一个组件表面被电子束修改。此外，应注意，根据本发明不仅可以对一个组件表面进行纹理化，而且还可以对处理室组件的两个、三个以及更多个特别是所有组件表面进行纹理化。此外，在第一步骤中设置涂层，然后用电子束对该涂层进行纹理化通常比仅通过增材制造施加表面纹理的材料需要更多的涂层材料。因此，所提出的改进方法能够比现有技术中已知的方法成本更低。而且，与去除被施加在至少一个组件表面的顶部上的表面纹理相比，从至少一个组件表面上去除完整的涂层可能更昂贵和耗时。此外，与使用电子束来使处理室组件的组件表面纹理化的方法相比，所提出的改进方法使得处理室组件耐用性显著更高且使用寿命更长。原则上，也能够考虑表面纹理完全覆盖至少一个组件表面。在本申请的背景下，环形结构应被理解为在其内部封闭的结构，例如环、套管或管道。