[发明专利]用薄栅极多晶硅形成高电压晶体管的方法

说明书

公开了一种半导体器件及其制造方法。该方法包括在外围区域中的衬底的表面上形成的栅极电介质上沉积多晶硅栅极层，在多晶硅栅极层上形成电介质层，以及在电介质层上沉积高度提高(HE)膜。然后，对HE膜、电介质层、多晶硅栅极层和栅极电介质进行图案化，以便在外围区域中形成高压场效应晶体管(HVFET)栅极。执行高能量注入以在邻近HVFET栅极的衬底中的源极区域或漏极区域中形成至少一个轻掺杂区域。然后去除HE膜，并在外围区域中的衬底上形成低压(LV)逻辑FET。在一个实施例中，LV逻辑FET是高k金属栅极逻辑FET。

相关申请的交叉引用

本申请是于2017年12月20日提交的序列号为15/848,327的美国非临时专利申请的国际申请，其要求于2017年7月19日提交的序列号为62/534,463的美国临时专利申请的权益和优先权，所有这些申请通过引用以其整体并入本文。

技术领域

本公开大体上涉及半导体器件，且更具体地涉及非易失性存储器(NVM)器件及其制造方法，该NVM器件包括嵌入或整体地形成在单个衬底上的存储器单元、高电压场效应晶体管(HVFET)和高级逻辑FET。

背景

闪存或非易失性存储器(NVM)器件通常包括储存元件或单元的网格或阵列，每个储存元件或单元包括至少一个NVM晶体管和多个外围电路，外围电路包括解码器、驱动器、读出放大器和控制电路，以从阵列读取和向阵列写入。NVM晶体管通常包括电荷俘获或电荷储存层，并且需要4到10伏范围内的高电压(HV)用于编程和擦除操作。外围电路包括通常在低电压下工作的逻辑场效应晶体管(FET)，以及能够支持NVM晶体管所需的高电压的多个HVFET。

为了提供改善的效率、安全性、功能性和可靠性，在与存储器单元相同的衬底上单片地包含逻辑FET和HVFET变得越来越普遍。然而，将逻辑FET和HVFET与NVM晶体管包含在同一个衬底上具有挑战性，因为每个器件或晶体管通常需要不同的制造参数。

因此，需要一种包含嵌入在或整体地形成在单个衬底上的存储器单元、HVFET和逻辑FET的半导体或NVM器件及其制造方法。

概述

提供了一种半导体器件及其制造方法。通常，该方法开始于形成用于存储器栅极(MG)的将在衬底的存储器区域中的衬底的表面上形成的ONO堆叠，以及形成用于高压场效应晶体管(HVFET)栅极的将在外围区域中的衬底的表面上形成的栅极电介质。接下来，多晶硅栅极层沉积在ONO堆叠和栅极电介质上，电介质层形成在多晶硅栅极层上，并且高度提高(height-enhancing)(HE)膜沉积在电介质层上。然后，针对MG和HVFET栅极对HE膜、电介质层、栅极层、栅极电介质和ONO堆叠进行图案化。邻近HVFET栅极注入源极/漏极(S/D)区域，并去除HE多晶硅层以形成MG和HVFET栅极。衬底中S/D区域的深度通常大于衬底的表面上方的HVFET栅极的高度。在一些实施例中，HE膜包括非晶硅或多晶硅，并且足够厚以防止来自漏极注入的掺杂剂到达HVFET栅极下面的沟道。

根据另一实施例，该方法还包括，在去除HE膜之后，形成包括在外围区域中的用于低压(LV)逻辑FET的多晶硅栅极，并且使用高K金属栅极(HKMG)工艺用金属栅极替换LV逻辑FET的多晶硅栅极。

本发明的实施例的另外的特征和优点以及本发明的各种实施例的结构和操作在下面参照附图被详细地描述。应当注意，本发明不限于本文中描述的具体实施例。本文中介绍这样的实施例只是用于例证的目的。基于本文中包含的教导，另外的实施例对于相关领域的技术人员将是明显的。

附图说明

现在将参照所附示意图仅以示例的方式描述本发明的实施例，所附示意图中相应的参考符号指示相应的部分。此外，被并入本文且形成说明书的一部分的附图示出了本发明的实施例，并且连同描述一起进一步用来解释本发明的原理，并使得相关领域的技术人员能够开发并使用本发明。