[发明专利]神经网络交叉开关堆叠

权利要求书

1.一种用于对包括多个神经网络层的神经网络执行神经网络计算的电路，该电路包括：

矩阵计算单元，其包括用于所述多个神经网络层的每个层的相应的交叉开关阵列，其中，用于所述多个神经网络层的相应的交叉开关阵列以堆叠配置形成在公共基板中，每个交叉开关阵列包括：

一组交叉点设备，其中每个交叉点设备的相应电特性是可调节的，以表示为每个相应的交叉点设备存储的权重值；

第一组纳米线，第一组纳米线的每个纳米线被配置为接收激活输入；以及

第二组纳米线，第二组纳米线的每个纳米线通过所述一组交叉点设备中的相应交叉点设备连接到所述第一组纳米线的每个纳米线，其中所述第二组纳米线的每个纳米线被配置为输出值，所述值是从所述第一组纳米线的每个纳米线接收的信号和相应交叉点设备的相应电特性的函数；以及

处理单元，被配置为通过向每个交叉点设备预加载调谐信号来调整每个交叉点设备的相应电特性，其中每个交叉点设备的调谐信号的值是由每个相应的交叉点设备表示的权重值的函数。

2.根据权利要求1所述的电路，还包括激活单元，所述激活单元通信地耦合到所述矩阵计算单元，并且被配置为对于所述神经网络层中的一个或多个将激活函数应用于由所述矩阵计算单元生成的累加值，以生成所述神经网络层的多个激活值。

3.根据权利要求2所述的电路，还包括：

数模转换器DAC设备，所述DAC设备连接至第一交叉开关阵列的第一组纳米线的纳米线；

模数转换器ADC设备，所述ADC设备连接到第二交叉开关阵列的第二组纳米线；

其中，所述矩阵计算单元通过所述ADC设备耦合到所述激活单元。

4.根据权利要求3所述的电路，其中，所述ADC设备被配置为识别来自所述第二组纳米线的纳米线的编码信号，所述编码信号表示所述矩阵计算单元的累加值的符号。

5.根据权利要求2至4中任一项所述的电路，其中，所述激活单元与所述多个交叉开关阵列形成在所述公共基板中。

6.根据权利要求2至5中的任一项所述的电路，其中，所述激活单元对每个激活值进行归一化以生成多个归一化值。

7.根据权利要求2至6中任一项所述的电路，其中，所述激活单元池化一个或多个激活值以生成多个池化值。

8.根据前述权利要求中的任一项所述的电路，其中，所述交叉点设备包括忆阻器设备，并且其中，被调谐到所述值的电特性是所述忆阻器设备的电导。

9.根据前述权利要求中的任一项所述的电路，其中，所述交叉点设备包括忆容器设备，并且其中，被调谐到所述值的电特性是所述忆容器设备的电容。

10.根据前述权利要求中的任一项所述的电路，其中，所述多个交叉开关阵列中的第一交叉开关阵列以堆叠配置通过金属通孔连接到所述多个交叉开关阵列中的第二交叉开关阵列，其中，所述金属通孔配置为将激活值从所述第一交叉开关阵列发送到所述第二交叉开关阵列。

11.根据权利要求10所述的电路，其中，所述金属通孔具有40-60μm之间的长度。

12.根据前述权利要求中的任一项所述的电路，其中，所述多个交叉开关阵列中的交叉开关阵列包括大约0.5mm²的尺寸。

13.根据前述权利要求中的任一项所述的电路，还包括：

处理单元，被配置为接收指令并从所述指令生成多个控制信号，其中，所述多个控制信号控制通过所述电路的数据流；以及

多路复用器，通信地耦合到所述处理单元和所述矩阵计算单元，

其中，所述多路复用器被配置为将所述多个激活输入发送到所述矩阵计算单元。