[发明专利]用于缓慢外围设备的中断处理方法和设备

权利要求书

1.一种中断处理电路，用于通过根据比第一时钟信号慢的第二时钟信号操作的第二电路管理根据所述第一时钟信号操作的第一电路的中断，所述中断处理电路包括：

中断发生器电路，其包括用于接收中断请求信号的第一中断发生器输入、用于接收中断清除信号的第二中断发生器输入以及用于提供与所述中断请求信号同步的中断输入信号以选择性地中断所述第一电路的中断发生器输出；以及

中断清除电路，其包括与所述第一时钟信号同步的输出，以响应来自所述第一电路的确认信号选择性地提供中断清除信号以复位所述中断发生器电路。

2.根据权利要求1所述的中断处理电路，其中：

中断请求信号具有指示所述第二电路没有请求中断的第一状态，以及指示所述第二电路请求中断的不同的第二状态；

所述中断清除信号具有第一状态和不同的第二状态；

所述中断发生器输出被配置为响应于所述第二中断发生器输入接收在第一状态下的所述中断清除信号而提供在所述第一状态下的所述中断输入信号，并且响应于当所述中断清除信号处于所述第二状态时所述中断请求信号从所述第一状态转变到所述第二状态，而提供在不同的第二状态下的所述中断输入信号；以及

所述中断清除电路被配置为选择性地提供在所述第一状态下的所述中断清除信号，以复位所述中断发生器电路，以响应于来自所述第一电路的所述确认信号而将所述中断输入信号设置为所述第一状态。

3.根据权利要求2所述的中断处理电路，还包括同步器电路，其包括与所述中断发生器输出耦合以接收所述中断输入信号的输入，以及与所述第一时钟信号同步以向所述第一电路提供中断输出信号的输出。

4.根据权利要求3所述的中断处理电路，其中，所述同步器电路包括：

第一触发器，其包括连接到所述中断发生器输出的数据输入、连接到所述第一电路以接收所述第一时钟信号的时钟输入以及输出；以及

第二触发器，其包括连接到所述第一触发器的所述输出的数据输入、连接到所述第一电路以接收所述第一时钟信号的时钟输入以及连接到所述第一电路以提供与所述第一时钟信号同步的所述中断输出信号的输出。

5.根据权利要求4所述的中断处理电路，其中，所述中断发生器电路包括第三触发器，其包括连接到参考电压的数据输入、被连接以接收所述中断请求信号的时钟输入、连接到所述中断清除电路的所述输出以接收所述中断清除信号的清除输入、连接到所述中断发生器输出以向所述第一触发器的所述数据输入提供所述中断输入信号的输出。

6.根据权利要求3所述的中断处理电路，其中，所述中断发生器电路包括触发器，其包括连接到参考电压的数据输入、被连接以接收所述中断请求信号的时钟输入、连接到所述中断清除电路的所述输出以接收所述中断清除信号的清除输入以及连接到所述中断发生器输出以向所述同步器电路的所述输入提供所述中断输入信号的输出。

7.根据权利要求2所述的中断处理电路，其中，所述中断发生器电路包括触发器，其包括连接到参考电压的数据输入、被连接以接收所述中断请求信号的时钟输入、连接到所述中断清除电路的所述输出以接收所述中断清除信号的清除输入以及连接到所述中断发生器输出以提供所述中断输入信号的输出。

8.根据权利要求7所述的中断处理电路，还包括第二触发器，其包括连接到所述第二电路以接收所述中断请求信号的数据输入、被连接以接收所述第二时钟信号的时钟输入以及提供与所述第二时钟信号同步的同步中断请求信号的输出。

9.根据权利要求1所述的中断处理电路，其中，所述第一电路、所述第二电路、所述中断发生器电路和中断清除电路形成在单个集成电路中。