[实用新型]半导体器件

说明书

本实用新型涉及半导体技术领域，提出一种半导体器件、半导体器件的制造方法和测试方法。该半导体器件可以包括晶圆、划片道和多个时钟倍频电路；划片道相互垂直分布将晶圆分隔成若干芯片；多个时钟倍频电路设于划片道，其输出端与芯片连接。可以提供与芯片时钟频率一致的高频时钟，同时又不影响芯片的性能，功耗与面积；简化芯片的wafer级测试方案设计。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种半导体器件。

背景技术

在芯片生产出后，需要对晶圆上的芯片工作电气特性进行测试，看是否正常工作并满足设计要求。

在相关技术中，通常使用自动测试设备(Automatic Test Equipment，ATE)进行测试。但是，由于相关技术中自动测试设备时钟频率的上限很多时候无法达到芯片工作时钟频率，使得自动测试设备无法对晶圆上的die(单颗芯片)进行有效的测试。

因此，有必要设计一种新的半导体器件。

所述背景技术部分公开的上述信息仅用于加强对本实用新型的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本实用新型的目的在于克服上述现有技术中自动测试设备因提供时钟频率较低无法对晶圆中的die(单颗芯片)进行有效测试的不足，提供可以产生高频时钟信号对芯片有效地测量的半导体器件。

本实用新型的额外方面和优点将部分地在下面的描述中阐述，并且部分地将从描述中变得显然，或者可以通过本实用新型的实践而习得。

根据本实用新型的一个方面，一种半导体器件，包括：

晶圆；

划片道，所述划片道相互垂直分布，将所述晶圆分隔成若干芯片；

时钟倍频电路，设于所述划片道内，其输出端与所述芯片连接。

在本公开的一种示例性实施例中，所述时钟倍频电路的时钟信号的频率大于或等于所述芯片工作时的时钟信号的频率。

在本公开的一种示例性实施例中，所述时钟倍频电路包括或非门电路或锁相环路。

在本公开的一种示例性实施例中，所述芯片包括DRAM芯片、NAND芯片或NOR芯片。

由上述技术方案可知，本实用新型具备以下优点和积极效果中的至少之一：

本实用新型半导体器件，划片道相互垂直分布将晶圆分隔成若干芯片；在划片道内设有多个时钟倍频电路，时钟倍频电路的输出端与芯片连接。一方面，时钟倍频电路可以提供与芯片时钟频率一致的高频时钟，同时又不损失芯片的性能，功耗与面积；另一方面，在划片道内设置时钟倍频电路可简化芯片测试方案设计。

附图说明

通过参照附图详细描述其示例实施方式，本实用新型的上述和其它特征及优点将变得更加明显。

图1是晶圆结构示意图；

图2是本实用新型半导体器件的局部放大结构示意图；

图3是本实用新型半导体器件的制备方法的流程示意图；

图中主要元件附图标记说明如下：

1、晶圆；2、芯片；3、集成电路自动测试机；4、时钟倍频电路；5、划片道；6、划片道边缘。

具体实施方式