[实用新型]三维存储器

说明书

本实用新型涉及半导体制造技术领域，尤其涉及一种三维存储器。所述三维存储器包括：衬底，具有堆叠结构以及沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层栅极层；NAND串，覆盖于所述沟道孔的侧壁表面；沟道孔插塞，位于所述沟道孔内，所述NAND串的顶部与所述沟道孔插塞电连接，所述沟道孔插塞的材料与所述栅极层的材料相同。本实用新型简化了三维存储器的制造步骤，降低了三维存储器的制造成本，并有助于改善三维存储器的性能。

技术领域

本实用新型涉及半导体制造技术领域，尤其涉及一种三维存储器。

背景技术

随着技术的发展，半导体工业不断寻求新的方式生产，以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND(三维NAND)存储器；随着集成度的越来越高，3D NAND存储器已经从32层发展到64层，甚至更高的层数。

在3D NAND存储器中，具有由层间绝缘层和栅极交替堆叠形成的堆叠结构，所述堆叠结构包括核心区域以及围绕所述核心区域设置的台阶区域。所述核心区域，用于信息的存储；所述台阶区域，位于所述堆叠结构的顶部，用于向所述核心区域传输控制信息，以实现信息在所述核心区域的读写。同时，为了实现对3D NAND存储器中数据存储的控制，在所述堆叠结构的核心区域还包括贯穿所述堆叠结构的沟道孔。

但是，在现有的3D NAND存储器的制造工艺中，操作较为繁琐，而且极易对所述沟道孔的侧壁造成影响，从而导致生产效率的降低以及3D NAND存储性能的降低。

因此，如何降低三维存储器的制造成本，简化3D NAND存储器的制造步骤，同时改善三维存储器的性能，是目前亟待解决的技术问题。

实用新型内容

本实用新型提供一种三维存储器，用以解决现有的三维存储器制造成本较高的问题，以简化三维存储器的制造步骤，同时有效改善三维存储器的性能。

为了解决上述问题，本实用新型提供了一种三维存储器，包括：

衬底，具有堆叠结构以及沿垂直于所述衬底的方向贯穿所述堆叠结构的沟道孔，所述堆叠结构包括沿垂直于所述衬底的方向依次排列的若干层栅极层；

NAND串，覆盖于所述沟道孔的侧壁表面；

沟道孔插塞，位于所述沟道孔内，所述NAND串的顶部与所述沟道孔插塞电连接，所述沟道孔插塞的材料与所述栅极层的材料相同。

优选的，所述沟道孔插塞的材料为钨。

优选的，在沿所述沟道孔的径向方向上，所述NAND串包括依次层叠于所述沟道孔的侧壁表面的阻挡层、电荷捕获层、隧穿层和沟道层；

所述沟道孔插塞沿垂直于所述衬底层叠设置于所述沟道层的顶部。

优选的，所述沟道孔插塞覆盖于所述隧穿层的侧壁表面。

优选的，还包括：

粘结层，覆盖于所述隧穿层的侧壁表面以及所述沟道层的顶部，用于电连接所述沟道孔插塞与所述NAND串。

优选的，所述粘结层的材料为氮化钛。

优选的，所述粘结层的厚度为3nm～6nm。

优选的，还包括：

导电层，位于所述沟道层的顶部与所述沟道孔插塞之间，用于降低所述沟道孔内的电阻。

优选的，所述导电层的材料为硅化钛。