[实用新型]一种基于软件无线电的集群信道机

权利要求书

1.一种基于软件无线电的集群信道机，包括FPGA、DSP、ADC、DDC、DUC/DAC、Flash1、Flash2、SDRAM、双工器、多载波线性功放模块、低噪放下变频模块、模拟上变频模块、时钟模块和时钟管理芯片；其特征在于：FPGA可编程逻辑器件分别连接DSP数字信号处理器、ADC模数转换器、DDC数字下变频器、DUC/DAC数字上变频器/数模转换器、时钟模块、时钟管理芯片和Flash2；DSP数字信号处理器分别连接SDRAM、Flash1和FPGA；ADC模数转换器外接有低噪放下变频模块，DUC/DAC数字上变频器/数模转换器分别连接FPGA、模拟上变频模块和时钟管理芯片，时钟模块分别连接低噪放下变频模块、模拟上变频模块和时钟管理芯片；双工器分别连接天线、低噪放下变频模块和多载波线性功放模块；多载波线性功放模块又与模拟上变频模块相连；通过DSP数字信号处理器与上位机交换指令。

2.根据权利要求1所述的一种基于软件无线电的集群信道机，其特征在于：该集群信道机可同时完成四个信道接收和发射，收发异频，接收频率在376～379MHz频段，发射频率在386～389MHz频段，收发频率间隔10MHz，信道间隔25kHz，调制方式为BT＝0.3的GMSK调制。

3.根据权利要求1或2所述的一种基于软件无线电的集群信道机，其特征在于：接收通道：信号从天线接收后送至双工器，经过低噪放下变频模块进行低噪声放大、滤波、自动增益控制和模拟下变器后得到四个固定频点的中频信号，分别是69.1MHz、69.55MHz、70.4MHz和71.85MHz，信号幅度-25dBm～-15dBm；这四个固定频点的中频信号经合路器合路后送入ADC模数转换器采样，采样频率30.72MHz，采样后的数字信号送至FPGA可编程逻辑器件，数字信号完成格式转换后送至DDC数字下变频器，在DDC数字下变频器中，同时完成四路的数字混频、CIC、FIR、AGC后得到基带的IQ信号；该基带的IQ信号被送至FPGA可编程逻辑器件中，在FPGA可编程逻辑器件中做相关、判决及GMSK解调处理；解调后的信号被送至DSP数字信号处理器进行后续处理，包括信道的解码、去交织以及MAC层的相关处理。

4.根据权利要求3所述的一种基于软件无线电的集群信道机，其特征在于：ADC模数转换器采样采用欠采样方式。

5.根据权利要求1或2所述的一种基于软件无线电的集群信道机，其特征在于：发射通道：从接收通道接收到的信号在DSP数字信号处理器中做完处理后进入发射通道，首先进行信道编码、交织、形成突发帧以及MAC层的相关处理，然后该信号以16kHz速率被送到FPGA可编程逻辑器件，在FPGA可编程逻辑器件中，完成四个信道的GMSK调制，形成基带的零中频的IQ信号，速率2.048MHz，经过数字合路后的四个信道的基带IQ信号送入DUC/DAC数字上变频器/数模转换器9中，该器件完成数字滤波、插值、直接数字频率合成器DDS、高性能高速的14位数模转换器DAC，在无线通信系统中为数据传输提供基带上变频，输出的模拟中频信号的频率为90±1.5MHz；该中频信号连接至模拟上变频模块，该模块将频谱搬移至所需的更高频段386～389MHz，模拟上变频模块的输出连接至多载波线性功放模块，信号经多载波线性功放模块放大后由天线发射。