[实用新型]存储器结构

说明书

本实用新型涉及一种存储器结构，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，包括相互堆叠的绝缘层和栅极层，所述栅极层的材料为二维导电材料；贯穿所述存储堆叠结构至半导体衬底的沟道结构。所述存储器结构的性能得到提高。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种存储器结构。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在现有的3D NAND闪存结构中，控制栅极通常采用金属栅极，存在金属原子容易扩散的问题，且现有技术的控制栅极电阻较大，导致较大的RC延迟，影响3D NAND闪存的性能。

实用新型内容

本实用新型所要解决的技术问题是，提供一种存储器结构，能够提高存储器的性能。

本实用新型提供一种存储器结构，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，包括相互堆叠的绝缘层和栅极层，所述栅极层的材料为二维导电材料；贯穿所述存储堆叠结构至半导体衬底的沟道结构。

可选的，所述栅极层包括1～10层所述二维导电材料的单原子层。

可选的，所述栅极层的厚度为0.3纳米至3纳米。

可选的，所述栅极层的功函数为4.4eV～5.2eV。

可选的，所述栅极层的电阻率小于钨的电阻率。

可选的，所述栅极层的材料包括石墨烯和锡烯中的至少一种。

可选的，所述沟道结构包括位于沟道孔底部的衬底外延层、覆盖沟道孔侧壁的功能层以及位于所述功能层表面且填充满沟道孔的沟道介质层。

本实用新型的存储器结构包括绝缘层和栅极层的堆叠结构，所述栅极层的材料为二维导电材料，电阻率较低，能够降低RC延迟，能够缩短存储器的编程时间，提高存储器的性能。并且，二维导电材料的厚度较低，可以降低堆叠结构的厚度，提高存储器结构的存储单元密度。

附图说明

图1至图3为本实用新型的具体实施方式的存储器结构形成过程的结构示意图。

具体实施方式

下面结合附图对本实用新型提供的存储器结构的具体实施方式做详细说明。

请参考图1至图3，为本实用新型一具体实施方式的存储结构形成过程的结构示意图。

请参考图1，提供半导体衬底100，在所述半导体衬底100表面形成堆叠结构110，所述堆叠结构110包括相互堆叠的绝缘层111和栅极层112，所述栅极层112的材料为二维导电材料。

所述半导体衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体衬底100，在此不作限定。该具体实施方式中，所述半导体衬底100为单晶硅晶圆。

在所述半导体衬底100表面依次形成多层绝缘层111和多层栅极层112，绝缘层111和栅极层112相互间隔堆叠。该具体实施方式中，所述绝缘层111材料为氧化硅，在其他具体实施方式中，所述绝缘层111的材料还可以为氮氧化硅等其他绝缘介质材料。