[实用新型]一种像素结构

说明书

本实用新型提供了一种像素结构，包括共用数据线、第一栅极线、第二栅极线、第一薄膜晶体管、第二薄膜晶体管、第一像素电极和第二像素电极；第一薄膜晶体管和共用数据线及第一栅极线电性连接，第二薄膜晶体管与共用数据线及第二栅极线电性连接；第一像素电极与第一薄膜晶体管电性连接，第二像素电极与第二薄膜晶体管电性连接；第一薄膜晶体管、第二薄膜晶体管、第一像素电极与第二像素电极均布置于所述共用数据线同一侧，且布置与第一栅极线和第二栅极线之间；所述第一像素电极与第二像素电极沿所第一栅极线或第二栅极线的延伸方向排列。本实用新型能够有效解决了共用数据线的像素结构中因制作误差形成的寄生电容不相等，引起显示异常的问题。

技术领域

本实用新型涉及了显示技术领域，特别是涉及了一种像素结构。

背景技术

在像素结构中的薄膜晶体管中，栅极与漏极之间会形成寄生电容，影响像素电压的跳变，是影响显示质量的重要因素，其中寄生电容的大小与薄膜晶体管中栅极与漏极的重叠面积成正相关。现有采用共用数据线结构的像素结构，即是由同一条数据线分别在左右两侧各连接薄膜晶体管，这样能够减少数据线数量，降低驱动成本，但是由于薄膜晶体管的栅极和漏极布置在不同层中，需要在不同的制程中依次制作，这样就使得栅极与漏极的重叠面积不可精确控制，再出现偏差时，一侧的薄膜晶体管的寄生电容增加而另一侧的薄膜晶体管的寄生电容减少，从而使得分别布置于共用数据线两侧的薄膜晶体管的栅极与漏极形成的寄生电容不相等，进而造成显示异常。

实用新型内容

本实用新型所要解决的技术问题是能够有效解决现有采用共用数据线的像素结构中，由于制作误差导致寄生电容不相等，引起显示异常的问题。

为解决上述技术问题，本实用新型提供了一种像素结构，包括共用数据线、第一栅极线、第二栅极线、第一薄膜晶体管、第二薄膜晶体管、第一像素电极和第二像素电极；所述第一薄膜晶体管和所述共用数据线及第一栅极线电性连接，所述第二薄膜晶体管与所述共用数据线及第二栅极线电性连接；所述第一像素电极与所述第一薄膜晶体管电性连接，所述第二像素电极与所述第二薄膜晶体管电性连接；所述第一薄膜晶体管、第二薄膜晶体管、第一像素电极与第二像素电极均布置于所述共用数据线同一侧，且布置于第一栅极线和第二栅极线之间；所述第一像素电极与第二像素电极沿所述第一栅极线及第二栅极线的延伸方向排列。

作为本实用新型的一种优选方案，所述第一像素电极与第二像素电极的面积一致。

作为本实用新型的一种优选方案，所述第一像素电极的长度小于所述第二像素电极的长度，所述第一像素电极的宽度大于所述第二像素电极的宽度。

作为本实用新型的一种优选方案，所述第一薄膜晶体管包括第一栅极、第一源极和第一漏极；所述第二薄膜晶体管包括第二栅极、第二源极和第二漏极。

作为本实用新型的一种优选方案，所述第一栅极与所述第一栅极线电性连接。

作为本实用新型的一种优选方案，所述第二栅极与所述第二栅极线电性连接。

作为本实用新型的一种优选方案，所述第一源极与所述共用数据线电性连接，所述第二源极与所述共用数据线电性连接。

本实用新型具有如下技术效果：本实用新型提供的一种像素结构由于所述第一薄膜晶体管、第二薄膜晶体管、第一像素电极与第二像素电极均布置于所述共用数据线同一侧，且布置与第一栅极线和第二栅极线之间；所述第一像素电极与第二像素电极沿所第一栅极线或第二栅极线的延伸方向排列；从而在出现漏极层的整体偏移时，第一栅极与第一漏极形成的第一寄生电容和第二栅极与第二漏极形成的第二寄生电容会因相同的偏移量同时增加或减少，能够有效保证第一寄生电容与第二寄生电容的相等，从而有效解决了共用数据线的像素结构中因制作误差形成的寄生电容不相等，引起显示异常的问题。

附图说明

图1为本实用新型提供的一种像素结构的结构示意图。