[实用新型]LDO上电时序调整电路和主芯片供电电路

权利要求书

1.一种LDO上电时序调整电路，其特征在于，包括电源输入端、电阻、第一电容、开关器件和电源输出端；

所述电源输入端连接所述第一电容的第一端，所述第一电容的第二端连接所述电阻的第一端，所述电阻的第二端接地；

所述开关器件包括控制端、第一连接端和第二连接端，所述开关器件为当控制端电压低于阈值电压时，第一连接端和第二连接端导通的器件；所述开关器件的控制端连接所述第一电容的第二端，第一连接端连接所述电源输入端，第二连接端连接所述电源输出端；所述电源输出端用于连接LDO芯片的供电引脚。

2.如权利要求1所述的LDO上电时序调整电路，其特征在于，所述开关器件为P型MOS管，所述P型MOS管的源极为所述开关器件的第一连接端，所述P型MOS管的漏极为所述开关器件的第二连接端；所述P型MOS管的栅极为所述开关器件的控制端。

3.一种主芯片供电电路，其特征在于，所述主芯片供电电路包括LDO芯片和如权利要求1或2所述的LDO上电时序调整电路；所述LDO芯片的供电引脚连接所述LDO上电时序调整电路的电源输出端；所述LDO芯片的输出引脚用于连接触控平板主芯片的供电引脚。

4.如权利要求3所述的主芯片供电电路，其特征在于，所述主芯片供电电路还包括LDO输入降噪电路和LDO输出降噪电路；所述LDO输入降噪电路的第一端连接所述LDO芯片的供电引脚，所述LDO输入降噪电路的第二端接地；所述LDO输出降噪电路的第一端连接所述LDO芯片的输出引脚，所述LDO输出降噪电路的第二端接地。

5.如权利要求4所述的主芯片供电电路，其特征在于，所述LDO输入降噪电路包括并联连接的第二电容和第三电容；所述第二电容的第一端为所述LDO输入降噪电路的第一端，所述第二电容的第二端为所述LDO输入降噪电路的第二端。

6.如权利要求4所述的主芯片供电电路，其特征在于，所述LDO输出降噪电路包括并联连接的第四电容、第五电容、第六电容和第七电容；所述第四电容的第一端为所述LDO输出降噪电路的第一端，所述第四电容的第二端为所述LDO输出降噪电路的第二端。