[实用新型]一种基于FPGA芯片的加密装置

说明书

本实用新型公开了一种基于FPGA芯片的加密装置，包括：基于FLASH工艺的FPGA芯片，带有FLASH LOCK和AES加密功能；FPGA芯片内部设有信号处理模块、内部RAM、AES模块，内部RAM连接信号处理模块，AES模块连接内部RAM；信号处理模块对外部信号进行处理后存入内部RAM；AES模块包括AES加密模块和AES解密模块，内部数据经过AES加密模块进行AES加密后才能输出，外部数据经过AES解密模块解密后才能输入。本实用新型的有益效果是，采用基于FLASH工艺的FPGA方案，无需外接配置芯片，即可实现高可靠性的设计；设计安全性高，程序不会因外部接口被复制。

技术领域

本实用新型涉及信息安全领域，特别是涉及一种基于FPGA芯片的加密装置。

背景技术

由于FPGA具有并行结构、高速数据处理能力、强大的时序控制功能、丰富的DSP资源，及其灵活性、易实现性，已广泛应用于船用导航雷达上进行高速数据采集、整机控制和信号处理，但现阶段大部分FPGA都是基于RAM架构的，其应用在安全上存在如下问题：基于RAM架构芯片，外部需增加独立可配置芯片，成本较高；占用较大的PCB板面积，增加了设计风险；易被复制，若采用一定的电路对FPGA配置的接口进行采样，即可得到配置数据流信息，利用记录下来的配置数据，对另外一块FPGA进行配置，就实现了对FPGA内部设计电路的克隆。而且市面上这种克隆技术成本很低，此类FPGA设计安全风险很大。

实用新型内容

针对上述技术问题，本实用新型提供一种基于FPGA芯片的加密装置，采用基于FLASH工艺的FPGA芯片，无需外接配置芯片，即可实现高可靠性的设计；设计安全性高，程序不会因外部接口被复制。

一种基于FPGA芯片的加密装置，包括：基于FLASH工艺的FPGA芯片，带有FLASHLOCK和AES加密功能；所述FPGA芯片内部设有信号处理模块、内部RAM、AES模块，所述内部RAM连接所述信号处理模块，所述AES模块连接所述内部RAM；所述信号处理模块对外部信号进行处理后存入所述内部RAM；所述AES模块包括AES加密模块和AES解密模块，内部数据经过所述AES加密模块进行AES加密后才能输出，外部数据经过所述AES解密模块解密后才能输入。

进一步的：所述FPGA芯片内部还设有与所述内部RAM连接的UART模块，所述UART模块用于接入外部设备。

进一步的：所述FPGA芯片上设有网络接口。

与现有技术相比，本实用新型的有益效果是：采用基于FLASH工艺的FPGA芯片，无需外接配置芯片，即可实现高可靠性的设计；设计安全性高，程序不会因外部接口被复制；占用资源少，成本低，设计简单。

附图说明

图1为本实用新型实施例提供的一种基于FPGA芯片的加密装置示意图。

图2为本实用新型实施例提供的一种基于FPGA芯片的加密装置的工作原理图。

图中编号：1、基于FLASH工艺的FPGA芯片，2、信号处理模块，3、内部RAM，4、AES模块，5、AES加密模块，6、AES解密模块，7、UART模块，8、网络接口。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。