[发明专利]高速数据读出设备和使用其的CMOS图像传感器

权利要求书

1.一种数据读出设备，该数据读出设备包括：

比较电路，该比较电路包括接收输入信号的输入端口以及接收斜坡信号的另一输入端口，该比较电路被构造为将所述输入信号与所述斜坡信号进行比较以生成比较结果；

计数器阵列，该计数器阵列包括基于各个列地址布置的多个存储器，该计数器阵列被构造为基于字线使能信号来操作，该计数器阵列联接到所述比较电路以接收所述比较结果以从响应于所述字线使能信号确定的第一定时直至所述比较结果改变的第二定时对各个时钟脉冲进行计数，以将所计数的时钟脉冲的数量转换为差分数据并通过差分数据线输出所述差分数据；以及

感测放大器阵列，该感测放大器阵列联接到所述差分数据线以基于预充电脉冲信号重置所述差分数据线并接收所述差分数据以基于判断时钟感测并放大所述差分数据，该感测放大器阵列包括复制延时器，该复制延时器被构造为基于读出定时来延迟所述判断时钟和所述预充电脉冲信号并在所述读出定时从所述计数器阵列读出数据，

其中，所述计数器阵列还包括多个逻辑门以使用所述字线使能信号选择性地启用所述多个存储器。

2.根据权利要求1所述的数据读出设备，其中，所述感测放大器阵列包括：

地址采样器，该地址采样器接收从数字定时发生器施加的列时钟以及列地址，该地址采样器对所述列地址进行采样并将所采样的列地址传送至所述计数器阵列；

预充电脉冲发生器，该预充电脉冲发生器接收从所述数字定时发生器施加的所述列时钟并生成所述预充电脉冲信号；

反相器，该反相器将所述预充电脉冲发生器所生成的所述预充电脉冲信号反相以将反相的预充电脉冲信号作为所述字线使能信号传送至所述计数器阵列；以及

感测放大器和预充电驱动器，该感测放大器和预充电驱动器接收由所述复制延时器延迟的所述判断时钟和所述预充电脉冲信号以感测并放大从所述计数器阵列输入的所述差分数据，该感测放大器和预充电驱动器被构造为重置差分数据线，

其中，所述复制延时器被构造为接收所述预充电脉冲发生器所生成的所述预充电脉冲信号以考虑使所述字线使能信号斜升至期望的高电平所花费的时间来延迟所述判断时钟和所述预充电脉冲信号。

3.根据权利要求1所述的数据读出设备，其中，所述计数器阵列包括：

多个地址解码器，所述多个地址解码器基于从所述感测放大器阵列接收的列地址来识别要选择哪一列；

所述多个逻辑门，所述多个逻辑门基于从对应地址解码器发送来的信号来将从所述感测放大器阵列接收的所述字线使能信号旁路；以及

多个寄存器，各个寄存器包括SRAM作为锁存器，所述SRAM基于从所述逻辑门提供的所述字线使能信号来操作。

4.根据权利要求3所述的数据读出设备，其中，为各个列提供所述地址解码器、所述逻辑门和所述寄存器。

5.根据权利要求1所述的数据读出设备，其中，所述存储器包括SRAM以形成基于SRAM的全局计数器。

6.根据权利要求1所述的数据读出设备，其中，所述复制延时器包括多条延时线以将所述判断时钟和所述预充电脉冲信号延迟不同的延迟量。

7.一种图像传感器，该图像传感器包括：

像素阵列，该像素阵列包括用于感测入射光以输出与所述入射光对应的像素信号的成像像素；

行解码器，该行解码器在各条行线处选择并控制所述像素阵列内的所述成像像素；

根据权利要求1至6中的任一项所述的数据读出设备，该数据读出设备读出从所述像素阵列输出的所述像素信号并输出数据；以及

控制电路，该控制电路控制所述行解码器和所述数据读出设备的操作。