[发明专利]基于内置非线性RRAM的3D垂直交叉阵列及其制备方法

说明书

本发明属于半导体技术领域，具体涉及一种基于内置非线性RRAM的3D垂直交叉阵列及其制备方法。该阵列包括带有隔离层的衬底，衬底上设置有由第一金属电极层和多层介质层交替堆叠的叠层结构，叠层结构上有间隔排列的条状垂直沟槽；沿条状垂直沟槽的垂直交叉方向有间隔排列的阻变介质层，阻变介质层在未刻蚀的叠层结构表面以及条状垂直内壁和底部均匀连续形成；阻变介质层上有第二电极层；与阻变介质层方向一致的叠层结构两侧边缘通过垂直刻蚀，形成裸露的第一电极。本发明采用内置非线性RRAM，解决了垂直RRAM难以集成1S1R结构的问题，从而避免潜行电流。适用于大规模三维集成存储器，具有高密度、制备工艺简单、成本低等优点。

技术领域

本发明属于半导体技术领域，具体涉及一种基于内置非线性RRAM的3D垂直交叉阵列及其制备方法。

背景技术

阻变存储器(RRAM)是半导体器件很重要的组成部分，具有结构简单、可高密度集成、制备 温度低、与CMOS后端兼容、高速度操作、低功耗等优点而成为下一代存储器强有力的竞争者。

RRAM器件一般有着金属-绝缘体-金属的三明治结构，在特定的电压/电流激励下，其阻值可以在高阻态和低阻态之间相互转换。在面向高密度存储应用时，阻变存储器往往采用十字交叉阵列结构以达到最大的存储密度。

传统平面交叉阵列采用平面层层堆叠的结构，大多存在潜行电流的问题。为了避免潜行电流，这种结构需要采用单独的选择器器件与每个存储器单元集成的方式，但这种方式使得在制备过程中，光刻步骤繁琐，制备工艺复杂，生产成本较高。而垂直RRAM交叉阵列工艺简单，但难以通过集成选择器的1S1R的结构避免潜行电流。

因此，开发一种工艺简单，能够有效避免通过集成选择器的1S1R结构导致的潜行电流是实现交叉阵列高密度存储急需解决的一个问题。

发明内容

为了解决上述问题，本发明提供的一种基于内置非线性RRAM的3D垂直交叉阵列及其制备方法，通过在垂直方向实现交叉结构，避免多步光刻，最大限度地降低了制造成本。同时，为了解决垂直RRAM难以集成1S1R结构的问题，通过内置非线性器件的方式避免潜行电流。

本发明提供的基于内置非线性RRAM的3D垂直交叉阵列，包括：衬底，设置于所述衬底上的衬底隔离层，所述衬底隔离层上设置有由多层第一金属电极层和多层介质层交替堆叠形成的叠层结构，所述叠层结构上通过刻蚀形成间隔排列的条状垂直沟槽；沿所述条状垂直沟槽的垂直交叉方向设置有间隔排列的阻变介质层，所述阻变介质层在未刻蚀的叠层结构表面以及所述条状垂直内壁和底部均匀连续形成；所述阻变介质层上设置有的第二电极层；所述阻变介质层为由过渡金属氧化物层和氧化物半导体层组成的叠层结构；与所述阻变介质层方向一致的所述叠层结构两侧边缘通过垂直刻蚀，使第一金属电极层裸露，形成裸露的第一电极。

优选地，所述叠层结构由设置于所述衬底上的三层第一金属电极层和三层介质层交替堆叠而成；第一金属电极层的材料选自Ti或Ta；所述介质层的材料选自SiO₂或Si₃N₄；所述第一金属电极层的厚度为40nm～100nm，所述介质层的厚度为70nm～200nm。

更优选地，所述第一金属电极层的厚度为70nm，所述介质层的厚度为100nm。

优选地，所述过渡金属氧化物层的材料选自HfO₂、ZrO₂、Ta₂O₅、Al₂O₃中的任意一种；所述氧化物半导体层的材料为CuGeS；所述过渡金属氧化物层的厚度为10nm～30nm；所述氧化物半导体层的厚度为20nm～50nm。

更优选地，所述过渡金属氧化物层为HfO₂；所述氧化物半导体层为CuGeS；所述过渡金属氧化物层的厚度为10nm；所述氧化物半导体层的厚度为20nm。