[发明专利]用于多加载和多存储向量指令的方法和装置

权利要求书

1.一种处理器，包括：

解码器，用于对多加载指令解码以生成包括多个操作的经解码的多加载指令，所述多加载指令包括操作码、源操作数和至少一个目的地操作数；

第一源寄存器，用于存储N个紧缩索引值；

第二源寄存器，用于存储基址值；

执行电路，用于执行所述经解码的多加载指令的所述多个操作，所述执行电路包括：

并行地址生成电路，用于将来自所述第二源寄存器的基址与所述N个紧缩索引值中的每一个组合，以生成N个系统存储器地址；

数据加载电路，用于引起从所述N个系统存储器地址检取N组数据元素，所述数据加载电路用于将所述N组数据元素存储在由所述至少一个目的地操作数标识的N个向量目的地寄存器中。

2.如权利要求1所述的处理器，其中，所述第一源寄存器包括用于存储N个紧缩16位、32位或64位整数值的向量寄存器，所述整数值中的每一个包括索引值。

3.如权利要求1所述的处理器，其中，N是8、16或32，并且其中每组数据元素包括8个、16个或32个数据元素。

4.如权利要求1或2所述的处理器，其中，所述并行地址生成电路用于将来自所述第二源寄存器的基址与所述N个紧缩索引值中的每一个相加以生成所述N个系统存储器地址。

5.如权利要求1或4所述的处理器，还包括：

存储器控制器，耦合到所述系统存储器和所述数据加载电路，所述存储器控制器用于：响应于所述数据加载电路，执行从所述N个系统存储器地址检取所述N组数据元素。

6.如权利要求1或5所述的处理器，其中，至少一个目的地操作数标识一个向量寄存器，并且剩余的N-1个寄存器被隐式地确定为向量寄存器堆中的连续寄存器。

7.如权利要求1或6所述的处理器，还包括：

掩码寄存器，用于存储多个掩码位，其中所述数据加载电路包括掩码电路，所述掩码电路用于基于与来自所述N组数据元素中的每一组的数据元素相关联的掩码位来判定是否将所述数据元素写入目的地寄存器中的一个目的地寄存器中的数据元素位置。

8.如权利要求7所述的处理器，其中，如果所述掩码位指示所述数据元素被掩蔽，则所述数据加载电路将0值写入所述数据元素位置，或不将任何值写入所述数据元素位置。

9.一种方法，包括：

对多加载指令解码以生成包括多个操作的经解码的多加载指令，所述多加载指令包括操作码、源操作数和至少一个目的地操作数；

将N个紧缩索引值存储在第一源寄存器中；

将基址值存储在第二源寄存器中；

执行所述经解码的多加载指令的所述多个操作，所述多个操作包括：

将来自所述第二源寄存器的基址与所述N个紧缩索引值中的每一个组合，以生成N个系统存储器地址；

从所述N个系统存储器地址检取N组数据元素；以及

将所述N组数据元素存储在由所述至少一个目的地操作数标识的N个向量目的地寄存器中。

10.如权利要求9所述的方法，其中，所述第一源寄存器包括用于存储N个紧缩16位、32位或64位整数值的向量寄存器，所述整数值中的每一个包括索引值。

11.如权利要求9所述的方法，其中，N是8、16或32，并且其中每组数据元素包括8个、16个或32个数据元素。

12.如权利要求9或10所述的方法，其中，所述并行地址生成电路用于将来自所述第二源寄存器的基址与所述N个紧缩索引值中的每一个相加以生成所述N个系统存储器地址。

13.如权利要求9或12所述的方法，其中，检取所述N组数据元素包括：将所述N个系统存储器地址发送到存储器控制器，并从所述存储器控制器接收所述N组数据元素。