[发明专利]一种高性能通用化的多通道雷达系统

权利要求书

1.一种高性能通用化的多通道雷达系统，其特征在于，包含：依次连接的高频前端组件、中频处理组件、数据采集组件、综合信号处理组件，以及分别与上述组件连接的微波源组件；

所述的高频前端组件采用毫米波近程成像高频前端组件，包含：依次连接的射频与本振信号产生模块、信号分配与校准网络模块以及天线与射频通道阵列模块，实现射频信号与一级本振信号的产生，以及回波信号的接收、放大、滤波与一级下变频，生成可被中频处理组件处理的中频回波信号；

其中，所述的射频与本振信号产生模块包含：通过电路连接的DDS和倍频、分频、混频器，以外部参考时钟和同步信号为基准，通过DDS产生信号，并经过倍频、分频、混频器产生射频信号及一级本振信号；

所述的信号分配与校准网络模块将产生的射频信号及一级本振信号均匀分配到天线与射频通道阵列模块中；

所述的中频处理组件实现回波信号的放大、滤波与二级下变频；所述的中频处理组件采用通用化设计，处理固定频段内的中频回波信号并输出基频回波信号，包含L块中频处理板；每块中频处理板包括：

K个中频通道，实现K路中频回波信号的低噪声放大、混频和滤波，得到基频回波信号，且L×K≥N，N为天线与射频通道阵列模块中包含的接收天线的数量；

二级本振功分网络，由微波源组件产生的二级本振信号通过该二级本振功分网络，利用功分方式均匀分配至K个中频通道中；

所述的数据采集组件实现回波信号的采集与信号预处理；所述的数据采集组件采用通用化设计，包含O块数据预处理板；每块数据预处理板实现P个基频通道的基频回波信号的数字化和预处理操作，且L×K=O×P；该数据预处理板包括：

R个AD转换器，每个AD转换器实现Q个基频通道的基频回波信号的数据采集，且R×Q=P；

若干第一FPGA处理器，对采集到的基频回波信号进行数字下变频、幅度相位校正、距离脉冲压缩和有效数据抽取，输出回波数据；

第一RAM，通过数据的乒乓存储，实现对待处理数据、中间数据和结果数据的缓存；

所述的综合信号处理组件实现回波数据的数据汇集和实时成像；

所述的微波源组件实现时钟基准信号、同步信号和二级本振信号的产生。

2.如权利要求1所述的高性能通用化的多通道雷达系统，其特征在于，所述的天线与射频通道阵列模块包含：依次连接的M个发射通道、M个发射天线、N个接收天线和N个接收通道；

所述的发射通道通过信号分配与校准网络模块接收射频信号，并经由发射天线发射，再通过接收天线和接收通道接收该射频信号的回波信号，并经由接收通道中的低噪声放大器与滤波器处理；

所述的接收通道中的混频器通过信号分配与校准网络模块接收一级本振信号，与回波信号混合产生差频，生成固定频段的、可被中频处理组件处理的中频回波信号。

3.如权利要求2所述的高性能通用化的多通道雷达系统，其特征在于，所述的信号分配与校准网络模块通过弱耦合进行信号校准，并将校准后的信号耦合至天线与射频通道阵列模块的发射通道和接收通道，实现通道的幅度相位校准。

4.如权利要求3所述的高性能通用化的多通道雷达系统，其特征在于，所述的综合信号处理组件采用通用化设计，包含：第二FPGA处理器，以及分别与该第二FPGA处理器通过电路连接的第三FPGA处理器，DSP处理器和第二RAM；

由第二FPGA处理器将回波数据汇聚转存到第二RAM，并由第二FPGA处理器调用DSP处理器和第三FPGA处理器，实现对第二RAM中回波数据的实时成像。

5.如权利要求4所述的高性能通用化的多通道雷达系统，其特征在于，还包含显控组件，与综合信号处理组件连接，采用通用化设计，由综合信号处理组件实时成像后的图像由第二FPGA处理器传输至显控组件，该显控组件进行数据存储、人机交互、并控制指令生成成像结果显示。

6.如权利要求5所述的高性能通用化的多通道雷达系统，其特征在于，还包含电源组件，采用通用化设计，分别与高频前端组件、中频处理组件、数据采集组件、综合信号处理组件，微波源组件和显控组件连接，提供工作电源。