[发明专利]数据接口电路及存储装置

说明书

本公开提供了一种数据接口电路及存储装置，属于存储器技术领域。该数据接口电路包括至少一个数据焊盘、至少一个第一连接电路、时钟焊盘、第二连接电路和至少一个锁存器，其中，各第一连接电路与各数据焊盘一一对应；第一连接电路的输入端连接对应的数据焊盘；第二连接电路输入端与时钟焊盘连接；各锁存器与各第一连接电路一一对应；锁存器的输入端与对应的第一连接电路的输出端连接，锁存器的控制端与第二连接电路的输出端连接；各第一连接电路的延迟时间在设定时间范围内，且任一第一连接电路的路径长度大于第二连接电路的路径长度。该数据接口电路的具有较小的功耗。

技术领域

本公开涉及存储器技术领域，尤其涉及一种数据接口电路及存储装置。

背景技术

在当今的存储器电路设计中，例如在DDR4(第四代双倍速率同步动态随机存储器)DRAM(动态随机存取存储器)的电路设计中，数据焊盘和时钟焊盘通常设置在同一排。时钟焊盘上的时钟信号通过时钟路径传输到锁存器(Latch)的控制端，数据焊盘的数据信号通过数据路径传输到锁存器的输入端，如此数据信号被时钟信号锁存在锁存器中并保持输出结果。

在现有技术中，锁存器在位置上与各个数据焊盘一一对应设置，其距离数据焊盘很近而远离时钟焊盘。然而，时钟路径由于传输的是高频的时钟信号，其功耗大，导致存储器的功耗增大。限制了存储器性能的提升。

所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种数据接口电路及存储装置，以降低数据接口电路的功耗。

为实现上述发明目的，本公开采用如下技术方案：

根据本公开的第一个方面，提供一种数据接口电路，包括：

至少一个数据焊盘；

至少一个第一连接电路，各所述第一连接电路与各所述数据焊盘一一对应；所述第一连接电路的输入端连接对应的所述数据焊盘；

时钟焊盘；

第二连接电路，输入端与所述时钟焊盘连接；

至少一个锁存器，各所述锁存器与各所述第一连接电路一一对应；所述锁存器的输入端与对应的所述第一连接电路的输出端连接，所述锁存器的控制端与所述第二连接电路的输出端连接；

各所述第一连接电路的延迟时间在设定时间范围内，且任一所述第一连接电路的路径长度大于所述第二连接电路的路径长度。

在本公开的一种示例性实施例中，任一所述第一连接电路包括：

第一引线，所述第一引线的输入端连接所述数据焊盘，所述第一引线的输出端连接所述锁存器的输入端；

虚拟连线，设置于所述第一引线的输入端和输出端之间，用于使所述第一连接电路的寄生电容和寄生电阻达到目标电容值和目标电阻值。

在本公开的一种示例性实施例中，所述虚拟连线的材料包括金属或多晶硅。

在本公开的一种示例性实施例中，所述虚拟连线的材料与所述第一引线相同。

在本公开的一种示例性实施例中，所述虚拟连线包括矩形，所述矩形的一端连接于所述第一引线。

在本公开的一种示例性实施例中，至少一个所述第一连接电路包括多个所述虚拟连线。

在本公开的一种示例性实施例中，任一所述第一连接电路还包括：

第一缓冲器，设置于所述第一引线的输入端和输出端之间。

在本公开的一种示例性实施例中，所述第二连接电路包括：