[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供半导体衬底，所述半导体衬底上具有鳍部，所述鳍部上具有分别横跨所述鳍部的第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构覆盖鳍部的部分顶部和侧壁表面，且所述第二伪栅极结构覆盖鳍部的部分顶部和侧壁表面；在所述层间介质层上形成硬掩膜层，所述硬掩膜层内具有第一开口，且所述第一开口暴露出第一伪栅极结构顶部表面；以所述硬掩膜层为掩膜，刻蚀所述第一伪栅极结构和位于第一伪栅极结构底部的鳍部，在所述层间介质层和鳍部内形成沟槽，且在形成所述沟槽的刻蚀过程中，对所述硬掩膜层的刻蚀速率小于对氮化硅材料的刻蚀速率。所述方法形成的半导体器件的性能较好。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，注入鳍式场效应晶体管(Fin FET)等三维结构的设计成为本领域关注的热点。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，Fin FET一般具有从衬底上向上垂直延伸的多个薄的鳍部，所述鳍部中形成Fin FET的沟道，在鳍部上形成栅极结构，在栅极结构的两侧的鳍部中形成有源区和漏区，且相邻鳍部之间通过隔离结构隔离开来。

随着器件的不断小型化，为了制作尺寸更小、分别更密集的鳍部，隔离解结构的制作也出现了新的技术，例如一种单扩散隔断隔离结构(single diffusion breakisolation structures，SDB隔离结构)的制造技术，其一般分布在沿鳍部的长度方向上，通过去除鳍部的某些区域，在鳍部中形成一个甚至多个隔断沟槽，这些沟槽中填充二氧化硅等绝缘材料后，可以将鳍部分隔成多个小鳍部，由此可以防止鳍部两相邻区域之间以及相邻的两个鳍部之间的漏电流，还可以避免鳍部中形成的源区和漏区之间的桥接(source-drain bridge)。

由此可见，SDB隔离结构的制造工艺及其成形结构等的好坏会影响SDB隔离结构的隔离性能，甚至会对其周围的鳍部和栅极结构造成缺陷，进而影响Fin FET器件的性能。

发明内容

本发明解决的技术问题是提供一种半导体器件的形成方法，降低形成沟槽的难度，形成性能较好的半导体器件。

为解决上述技术问题，本发明实施例提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部，所述鳍部上具有分别横跨所述鳍部的第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构覆盖鳍部的部分顶部和侧壁表面，且所述第二伪栅极结构覆盖鳍部的部分顶部和侧壁表面，所述半导体衬底上具有层间介质层，且覆盖第一伪栅极结构的侧壁和第二伪栅极结构的侧壁；在所述层间介质层、第一伪栅极结构以及第二伪栅极结构上形成硬掩膜层，所述硬掩膜层内具有第一开口，且所述第一开口暴露出第一伪栅极结构顶部表面；以所述硬掩膜层为掩膜，刻蚀所述第一伪栅极结构和位于第一伪栅极结部的鳍部，在所述层间介质层和鳍部内形成沟槽，且在形成所述沟槽的刻蚀过程中，对所述硬掩膜层的刻蚀速率大于对氮化硅材料的刻蚀速率。

可选的，所述硬掩膜层的材料为金属氮化物。

可选的，所述硬掩膜层的材料包括：氮化钛、氮化钽、氮化铜、氮化钨、氮化铂、氮化铝、氮化镍和氮化钴中的一种或多种。

可选的，所述硬掩膜层为单层结构或者多层重叠结构。

可选的，所述硬掩膜层的厚度小于600埃。

可选的，所述硬掩膜层的厚度为50埃～300埃。

可选的，所述第一开口的形成方法包括：在所述硬掩膜层上形成光胶层，所述光胶层内具有第二开口，且暴露出第一伪栅极结构；以所述光胶层为掩膜，刻蚀所述硬掩膜层，在所硬掩膜层内形成第一开口。

可选的，在所述硬掩膜层上形成光胶层前，还包括：在所述硬掩膜层表面形成抗反射涂层；所述第一开口的形成方法还包括：以所述光胶层为掩膜，刻蚀所述抗反射涂层，在所述抗反射涂层内形成第三开口。