[发明专利]一种基于DSP的增强型JTAG接口

权利要求书

1.一种基于DSP的增强型JTAG接口，其特征在于，所述增强型JTAG接口包括：

DSP芯片、典型JTAG接口、上拉电路、外部时钟、驱动增强电路；其中，DSP芯片与典型JTAG接口连接，DSP芯片的TCK-RET端连接有外部时钟，典型JTAG接口的TMS端、TDI端、EMU0端、EMU1端均设有上拉电路，对信号线上的电压进行上拉，典型JTAG接口的TDI和TMS端、DSP芯片的TDO端均设有驱动增强电路，对相应信号进行沿信号传输方向的驱动。

2.根据权利要求1所述的基于DSP的增强型JTAG接口，其特征在于，上拉电路包括上拉电路电源VCC和上拉电阻R，上拉电路电源VCC与上拉电阻R串联后与相应的需要上拉的端口信号线连接。

3.根据权利要求1所述的基于DSP的增强型JTAG接口，其特征在于，所述上拉电路对信号线上的电压进行上拉至3.3V。

4.根据权利要求1所述的基于DSP的增强型JTAG接口，其特征在于，外部时钟电路为晶振电路。

5.根据权利要求1所述的基于DSP的增强型JTAG接口，其特征在于，驱动增强电路为三极管电路。

6.根据权利要求1所述的基于DSP的增强型JTAG接口，其特征在于，典型JTAG接口共提供9个信号包括：EMU0、EMU1、VDD、TCK、TCK_RET、TDI、TDO、TMS、TRST。

7.根据权利要求1所述的基于DSP的增强型JTAG接口，其特征在于，DSP芯片与典型JTAG接口连接具体为：DSP芯片的端口或引脚与典型JTAG接口的对应端口或管脚连接。

8.根据权利要求6所述的基于DSP的增强型JTAG接口，其特征在于，EMU0和EMU1用于对多处理器的目标板进行仿真，VDD是电平验证的功能，TCK为仿真器发给目标板的时钟信号；TCK_RET是目标板返回仿真器的时钟信号，TDI为数据输入，数据由典型JTAG接口传向DSP，TDO为数据输出，PC端通过JTAG接口读取来自DSP的数据；TMS为测试模式选择，信号由仿真器发起，目标板为接收端；TRST是由仿真器发起的用于JTAG仿真模式复位的信号。