[发明专利]集成电路存储器装置及其操作方法

说明书

一种集成电路装置包括非易失性存储器、第一缓冲存储器和第二缓冲存储器以及控制器。第一缓冲存储器和第二缓冲存储器中的每一个被构造为响应于写请求缓冲将被写入非易失性存储器的写数据，并且还响应于读请求缓冲从非易失性存储器接收到的读数据。提供了控制器，其基于与数据准确性有关的至少一个标准评价第一缓冲存储器。所述控制器被构造为：当评价揭示超过标准时，响应于写请求将写数据中的至少一些从第一缓冲存储器重定向至第二缓冲存储器，并且当评价揭示超过标准时，响应于读请求将读数据中的至少一些从第一缓冲存储器重定向至第二缓冲存储器。

相关申请的交叉引用

本申请要求于2018年1月22日提交的韩国专利申请No.10-2018-0007894的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本发明构思涉及集成电路装置，并且更具体地说，涉及集成电路存储器装置及其操作方法。

背景技术

近来，广泛使用诸如固态盘(SSD)的储存装置。例如，储存装置可包括诸如闪速存储器的非易失性存储器和控制非易失性存储器的控制器。例如，控制器可包括诸如静态随机存取存储器(SRAM)的内部存储器。随着储存装置的输入/输出速度增大并且储存容量增大，包括在控制器中的内部存储器的容量和功能增大。作为响应，在内部存储器中可能发生软错误，因此，储存装置的可靠性可能变差。

发明内容

根据本发明构思的一方面，提供了一种储存装置，该储存装置包括非易失性存储器和控制器，所述控制器包括第一存储器，其缓冲将写在非易失性存储器上的写数据或者缓冲从非易失性存储器读取的读数据。控制器被构造为基于在第一存储器中产生的错误位的数量或错误位的产生频率动态地确定用于缓冲写数据或读数据的缓冲存储器。还提供了第二存储器，其被构造为当错误位的数量或错误位的产生频率等于或高于阈值时缓冲写数据或读数据。

根据本发明构思的另一方面，提供了一种储存装置，该储存装置包括：非易失性存储器；和控制器，其包括存储器，所述存储器包括用于缓冲将写在非易失性存储器上的写数据或者从非易失性存储器读出的读数据的缓冲区，其中控制器被构造为基于在缓冲区中产生的错误位的数量或错误位的产生频率动态地确定关于存储器的只读区的再写周期，并且根据确定的再写周期动态地控制关于只读区的再写操作。

根据本发明构思的另一方面，提供了一种操作包括非易失性存储器和控制器的储存装置的方法，所述控制器被构造为控制非易失性存储器。所述方法可包括：通过控制器监测在包括在控制器中的第一存储器中产生的错误位的数量或错误位的产生频率；通过控制器将错误位的数量或错误位的产生频率与阈值进行比较；当错误位的数量或错误位的产生频率等于或高于阈值时，在设置在控制器外的第二存储器上缓冲将写在非易失性存储器上的写数据或从非易失性存储器读出的读数据；以及当错误位的数量或错误位的产生频率低于阈值时，在第一存储器上缓冲写数据或读数据。

根据本发明构思的另一方面，提供了一种操作包括非易失性存储器和控制器的储存装置的方法，所述控制器被构造为控制非易失性存储器。所述方法可包括：通过控制器监测在包括在控制器中的存储器的缓冲区中产生的错误位的数量或者错误位的产生频率；通过控制器基于错误位的数量或者错误位的产生频率动态地确定关于存储器的只读区的再写周期；以及通过控制器根据再写周期动态地控制关于只读区的再写操作。