[发明专利]存储器件及其控制方法

权利要求书

1.一种存储器件，包括：

无效位电路；以及

单元阵列，

其中，所述无效位电路被配置为从存储器控制器接收无效控制命令，并将无效位数据更新到彼此不同的第一状态和第二状态中的一个，

其中，所述无效位电路被配置为从所述存储器控制器接收读控制命令，并且当所述无效位数据处于所述第一状态时提供无效信号，

其中，所述无效位电路被配置为当所述无效位数据处于所述第二状态时向所述单元阵列发送数据请求，以及

其中，所述单元阵列被配置为接收所述数据请求并提供数据。

2.根据权利要求1所述的存储器件，还包括：

存储器控制器，被配置为从主机接收读命令、写命令或安全文件擦除命令，并且被配置为向所述无效位电路发送包括所述读控制命令或所述无效控制命令的控制命令。

3.根据权利要求2所述的存储器件，其中，所述存储器控制器被配置为响应于接收到所述读命令，向所述无效位电路发送所述读控制命令，以及

所述存储器控制器被配置为响应于接收到所述写命令或所述安全文件擦除命令，向所述无效位电路发送所述无效控制命令。

4.根据权利要求3所述的存储器件，其中，所述无效控制命令包括使所述无效位数据更新到所述第一状态的无效数据设置命令，或者使所述无效位数据更新到所述第二状态的无效数据清除命令，以及

其中，所述存储器控制器被配置为响应于接收到所述安全文件擦除命令，发送所述无效数据设置命令，并且被配置为响应于接收到所述写命令，发送所述无效数据清除命令。

5.根据权利要求1所述的存储器件，其中，所述无效位数据位于所述无效位电路内部。

6.根据权利要求1所述的存储器件，其中，所述单元阵列和所述无效位电路彼此共享多个字线。

7.根据权利要求6所述的存储器件，还包括：

地址解码器，被配置为从所述存储器控制器接收地址信号，并被配置为向所述多个字线的至少一部分提供电压。

8.根据权利要求7所述的存储器件，其中，所述单元阵列是垂直NAND型闪存。

9.根据权利要求1所述的存储器件，其中，所述单元阵列包括所述无效位电路。

10.一种存储器件，包括：

存储器控制器，被配置为从主机接收第一命令和地址信号；

地址解码器，被配置为从所述存储器控制器接收第二地址信号；

字线和串选择线，连接到所述地址解码器；

无效位电路，连接到所述字线和所述串选择线，并被配置为从所述存储器控制器接收控制命令，所述无效位电路还被配置为根据所述控制命令更新无效位数据以及根据所述无效位数据阻止数据的读操作；以及

单元阵列，连接到所述字线和所述串选择线，并配置为存储所述数据。

11.根据权利要求10所述的存储器件，还包括：

连接到所述地址解码器、所述无效位电路和所述单元阵列的地选择线。

12.根据权利要求10所述的存储器件，还包括：

数据I/O电路，被配置为当所述无效位电路允许所述数据的读操作时从所述单元阵列接收所述数据。

13.根据权利要求12所述的存储器件，其中，所述无效位电路响应于所述无效位电路阻止所述数据的读操作，向所述数据I/O电路提供无效信号。

14.根据权利要求12所述的存储器件，还包括：

页缓冲器，从所述单元阵列接收所述数据，并临时存储所述数据，直到所述存储器控制器提供读信号为止。