[发明专利]一种功率半导体器件封装结构与封装方法

说明书

本发明公开了一种功率半导体器件封装结构及封装方法，该封装结构包括：至少一个封装子模组，包括：依次层叠设置的上垫片、功率芯片、芯片定位框架和下垫片，其中，上垫片的尺寸不小于下垫片的尺寸，且上垫片的尺寸与下垫片的尺寸的差异小于预设差值；芯片定位框架具有与芯片终端区接触的接触部，接触部和芯片终端区之间设置有粘接层，以使接触部和芯片终端区粘接，通过实施本发明，有效地减小了功率半导体器件封装时芯片的弯曲，避免了芯片因产生裂纹甚至发生脆断而失效，提高了功率半导体器件的可靠性；另一方面减小甚至消除了芯片终端和定位框架之间的间隙，显著增加了芯片的耐压等级，满足电力系统对器件电压等级的要求。

技术领域

本发明涉及半导体器件封装技术领域，具体涉及一种功率半导体器件封装结构与封装方法。

背景技术

目前，随着电力系统更高电压等级和更大容量的需求，对于功率半导体器件的耐压性要求在3300V到4500V，未来可能还会更高。在如此高的电压等级下，现有的封装结构和工艺受到了严重的挑战。对于焊接式功率半导体器件来说，可以采用硅凝胶的方式对芯片耐压终端进行保护，继而提升封装后器件的耐压等级。

对于刚性压接功率半导体器件而言，压接结构中芯片同其它零部件之间是靠压力进行接触，芯片的背面同钼片完全接触，芯片的正面由于有源区和终端的存在，芯片正面有源区同正面的小钼片进行压力接触，芯片四周的终端区域往往不承受压力。这样就导致芯片终端同周围的框架之间存在间隙。随着芯片电压等级的提升，芯片和框架之间这种间隙会导致放电的发生，进而使芯片终端受到损坏，造成器件耐压失效。

另一方面，采用刚性压接封装结构的器件在承受压力时，由于上下接触面不相等，会导致芯片弯曲。在传统的中低压小容量的功率半导体器件封装中，由于其绝缘终端的尺寸占比比较小，这种芯片两侧不对称施加压力的封装结构给功率芯片带来的影响还不是很明显；然而，随着电压等级的提升，芯片表面绝缘终端的面积占比会增大，这就造成芯片受弯现象更加严重，在芯片背面一侧产生较大的拉应力。由于芯片本身是脆性材料，脆性材料的抗拉能力又相对较弱，芯片内部容易产生裂纹，造成芯片发生脆断，给器件的制备以及可靠性造成严重的威胁。

发明内容

有鉴于此，本发明提供一种功率半导体器件封装结构与封装方法，以提高功率半导体器件的可靠性。

本发明提出的技术方案如下：

本发明第一方面提供一种功率半导体器件封装结构，包括：至少一个封装子模组，所述子模组包括：依次层叠设置的上垫片、功率芯片、芯片定位框架和下垫片，其中，所述上垫片的尺寸不小于所述下垫片的尺寸，且所述上垫片的尺寸与所述下垫片的尺寸的差异小于预设差值；所述芯片定位框架具有与芯片终端区接触的接触部，所述接触部和所述芯片终端区之间设置有粘接层，以使所述接触部和所述芯片终端区粘接。

优选地，所述接触部为所述芯片定位框架内侧与所述终端区形状相适应的凹槽。

优选地，所述上垫片和所述功率芯片用烧结的方式连接。

优选地，所述粘接层包括有机硅胶层、环氧胶层或聚酰亚胺胶层中的任意一种。

优选地，所述子模组还包括：底座；所述芯片定位框架具有卡扣结构，通过所述卡扣结构与所述底座配合。

优选地，所述子模组还包括：支撑片，所述支撑片设置于所述下垫片的下方，与所述上垫片、功率芯片、芯片定位框架以及下垫片共同设置于所述底座上。

优选地，所述上垫片和所述下垫片包括：钼片或金属基复合材料可伐合金片。

优选地，所述支撑片包括：铝片、银片或者包含铝或银金属的合金片中的任意一种。