[发明专利]平坦化工艺方法

说明书

本发明公开了一种平坦化工艺方法，包括：提供半导体衬底，多个栅极结构、隔离层和层间介质层，栅极结构间隔形成于半导体衬底上方，隔离层形成于栅极结构上方，层间介质层覆盖半导体衬底，栅极结构和隔离层；除去部分层间介质层，以暴露部分隔离层；采用第一平坦化工艺研磨隔离层和层间介质层，直至暴露出栅极结构，第一平坦化工艺对层间介质层、隔离层和栅极结构的研磨速率分别为v₁、v₂和v₃，v₁＞v₂＞v₃；和采用第二平坦化工艺研磨剩余的隔离层、层间介质层和暴露出的栅极结构，直至所有的栅极结构的顶部平齐。采用较少的工艺步骤，达到了暴露栅极结构的目的，并且栅极结构高度损失较小。

技术领域

本发明涉及半导体制造领域，特别涉及一种平坦化工艺方法。

背景技术

在半导体器件制造工艺中，通常会在材料层中形成凹槽，并向凹槽填充材料，后续需要去除多预留的部分材料。如在现有的工艺中，除去多预留的材料的方法有多种，如刻蚀工艺，研磨工艺等。但不同结构的去除工艺有所不同。

如在实际半导体器件的形成工艺中，常用到刻蚀工艺去除多预留的材料，实现栅极顶部平齐的效果。在刻蚀工艺下，刻蚀的步骤繁多，工艺繁杂，提高了工艺成本。同时，刻蚀的终点不容易控制，且容易出现过度刻蚀的情况，最终影响器件的性能。

因此，亟需一种能够缩减工艺步骤，节约工艺成本的工艺方法。

发明内容

本发明实施例公开了一种平坦化工艺方法，采用先暴露硬掩膜层，再利用两步研磨工艺的工艺流程，使最终栅极结构的顶部平齐。

本发明公开了一种平坦化工艺方法，包括：提供半导体衬底，多个栅极结构、隔离层和层间介质层，栅极结构间隔形成于半导体衬底上方，隔离层形成于栅极结构上方，层间介质层覆盖半导体衬底，栅极结构和隔离层；除去部分层间介质层，以暴露部分隔离层；采用第一平坦化工艺研磨隔离层和层间介质层，直至暴露出栅极结构，第一平坦化工艺对层间介质层、隔离层和栅极结构的研磨速率分别为v₁、v₂和v₃，v₁＞v₂＞v₃；和采用第二平坦化工艺研磨剩余的隔离层、层间介质层和暴露出的栅极结构，直至所有的栅极结构的顶部平齐。

根据本发明的一个方面，第一平坦化工艺的研磨液中包括酸性溶液和铈基粒子，或者包括带有正电荷的硅基粒子。

根据本发明的一个方面，2:1≤v₁:v₂≤6:1。

根据本发明的一个方面，第一平坦化工艺对层间介质层的研磨速率范围为

根据本发明的一个方面，5:1≤v₂:v₃≤15:1。

根据本发明的一个方面，第二平坦化工艺对层间介质层和对隔离层的研磨速率分别为f₁、f₂，f₁＜f₂。

根据本发明的一个方面，1:10≤f₁:f₂≤1:6。

根据本发明的一个方面，第二平坦化工艺对栅极结构的研磨速率为f₃，0.8≤f₂:f₃≤1.2。

根据本发明的一个方面，还包括形成位于隔离层上方的硬掩膜层，层间介质层覆盖硬掩膜层。

根据本发明的一个方面，在除去部分层间介质层后，暴露隔离层前，还包括：除去部分层间介质层，以暴露硬掩膜层；和除去部分层间介质层和部分硬掩膜层，以暴露隔离层。