[发明专利]集成电路及其形成方法

说明书

一种集成电路包括位于衬底中的有源区组、第一组导电结构、浅沟槽隔离(STI)区、栅极组和第一组通孔。有源区组在第一方向上延伸并且位于第一层级上。第一组导电结构和STI区至少在第一方向或第二方向上延伸、位于第一层级上、并且位于有源区组之间。STI区位于有源区组与第一组导电结构之间。栅极组在第二方向上延伸并与第一组导电结构重叠。第一组通孔将第一组导电结构连接至栅极组。本发明的实施例还提供了集成电路的形成方法。

技术领域

本发明的实施例一般地涉及半导体技术领域，更具体地，涉及集成电路及其形成方法。

背景技术

最近使集成电路(IC)小型化的趋势已经产生了消耗更少的功率的更小的器件，该更小的器件还以更高的速度提供更多功能。小型化工艺也已经导致更严格的设计和制造规范以及可靠性挑战。各种电子设计自动化(EDA)工具生成、优化和验证集成电路的标准单元布局设计，同时确保满足标准单元布局设计和制造规范。

发明内容

根据本发明的一方面，提供了一种集成电路，包括：有源区组，位于衬底中，所述有源区组在第一方向上延伸，位于第一层级上，并且在与所述第一方向不同的第二方向上彼此分离；第一组导电结构，至少在所述第一方向或所述二方向上延伸，位于所述第一层级上，并且位于所述有源区组之间；浅沟槽隔离(STI)区，至少在所述第一方向或所述第二方向上延伸，位于至少所述第一层级上，并且位于所述有源区组和所述第一组导电结构之间；栅极组，在所述第二方向上延伸，至少与所述第一组导电结构重叠并且位于与所述第一层级不同的第二层级上，所述栅极组中的每个栅极在所述第一方向上通过第一间距与所述栅极组中的相邻栅极分离；以及接触件组，在所述第二方向上延伸，与所述第一组导电结构重叠，并且位于所述第二层级上，所述接触件组中的每个接触件在所述第一方向上与所述接触件组中的相邻接触件分离。

根据本发明的另一方面，提供了一种形成集成电路的方法，所述方法包括：通过处理器生成所述集成电路的布局设计，其中，生成所述布局设计包括：生成有源区布局图案组，其中，所述有源区布局图案组在第一方向上延伸、位于第一布局层级上、并且在与所述第一方向不同的第二方向上彼此分离，所述有源区布局图案组对应于在所述集成电路的衬底内制造有源区组；生成第一组导电部件布局图案，其中，所述第一组导电部件布局图案至少在所述第一方向或所述第二方向上延伸、位于所述第一布局层级上、并且位于所述有源区布局图案组之间，所述第一组导电部件布局图案对应于在所述衬底内制造所述集成电路的第一组导电结构；生成栅极布局图案组，其中，所述栅极布局图案组在所述第二方向上延伸、至少与所述第一组导电部件布局图案重叠并且位于与所述第一布局层级不同的第二布局层级上，所述栅极布局图案组中的每个布局图案在所述第一方向上通过第一间距与所述栅极布局图案组中的相邻布局图案分离，所述栅极布局图案组对应于制造所述集成电路的栅极组；生成扩散区上金属布局图案组，其中，所述扩散区上金属布局图案组对应于制造所述集成电路的接触件组，所述扩散区上金属布局图案组在所述第二方向上延伸、与所述第一组导电部件布局图案重叠，并且位于所述第二布局层级上，所述扩散区上金属布局图案组中的每个布局图案在所述第一方向上与所述扩散区上金属布局图案组中的相邻布局图案分离；以及生成第一组通孔布局图案，其中，所述第一组通孔布局图案对应于制造第一组通孔，所述第一组通孔将所述第一组导电结构连接至所述接触件组，所述第一组通孔布局图案位于所述第一组导电部件布局图案和所述扩散区上金属布局图案组之间，以及所述第一组通孔布局图案中的布局图案位于所述扩散区上金属布局图案组中的布局图案与所述第一组导电部件布局图案中的布局图案重叠的位置处；以及基于所述布局设计制造所述集成电路。