[发明专利]半导体器件及其形成方法

说明书

本发明提供了一种半导体器件及其形成方法，在衬底中的源区和漏区之间形成栅极结构以构成晶体管，然后在栅极结构的底部形成调整区，通过增加晶体管的沟道的掺杂浓度以在沟道内形成一个势垒，从而阻挡漏电流的通过，进而减小了沟道漏电流，同时，由于势垒并不是很高，在栅极结构上施加一个较低的电压就可以越过势垒，基本不会影响半导体器件的其他电学特性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

动态随机存储器(DRAM)通常采用埋栅结构的晶体管，但是目前，在DRAM的制造过程中，还没有能够有效地降低埋栅结构的晶体管的沟道漏电流的方法。

发明内容

本发明的目的在于提供一种半导体器件及其形成方法，能够方便有效的降低晶体管的沟道漏电流，并且不影响半导体器件的其他电学特性。

为了达到上述目的，本发明提供了一种半导体器件，包括：

衬底，所述衬底中形成有源区及漏区；

栅极结构，形成于所述源区和所述漏区之间的衬底中以构成晶体管；以及，

调整区，位于所述栅极结构下方的衬底中，以增加所述晶体管的沟道的掺杂浓度。

可选的，所述漏区和所述源区从所述衬底的表面延伸至所述衬底内的第一深度位置，所述栅极结构从所述衬底的表面延伸至所述衬底内的第二深度位置，所述第二深度位置更下沉于所述第一深度位置，以使沿着所述栅极结构的侧壁和底壁从所述源区至所述漏区之间的区域构成所述晶体管的沟道，所述调整区位于所述衬底的第二深度位置与第三深度位置之间，所述第三深度位置更下沉于所述第二深度位置。

可选的，所述衬底中还形成有阱区，所述调整区位于所述阱区中。

可选的，所述调整区的横向宽度尺寸小于所述栅极结构的横向宽度尺寸。

可选的，所述调整区的横向宽度尺寸介于3nm～5nm。

可选的，所述晶体管为N型晶体管时，所述调整区为P型掺杂以使所述晶体管的沟道的掺杂浓度增加。

可选的，所述调整区掺杂的导电离子包括硼离子。

可选的，所述调整区掺杂的导电离子的浓度介于1E12atoms/cm²～1E13atoms/cm²。

本发明还提供了一种半导体器件的形成方法，包括：

提供衬底，所述衬底中形成有源区及漏区；

形成栅极沟槽于所述源区和所述漏区之间的衬底中；

形成掩膜层于所述栅极沟槽的侧壁及部分底壁上，并以所述掩膜层为掩膜对所述栅极沟槽底部的衬底进行离子注入，以形成调整区于所述栅极沟槽下方；以及，

去除所述掩膜层并形成栅极结构于所述栅极沟槽中。

可选的，对所述栅极沟槽底部的衬底进行离子注入的能量介于2keV～10keV。

可选的，形成所述掩膜层的步骤包括：

形成掩膜材料层于所述衬底上，所述掩膜材料层覆盖所述栅极沟槽的侧壁及底壁并延伸覆盖所述衬底；以及，

刻蚀以去除所述衬底上的掩膜材料层及所述栅极沟槽底壁的部分掩膜材料层，保留所述栅极沟槽侧壁的掩膜材料层及所述栅极沟槽侧壁底壁的部分掩膜材料层以构成所述掩膜层。

可选的，所述掩膜层的厚度介于5nm～7nm。

可选的，形成所述栅极结构的步骤包括：

形成栅氧化层于所述栅极沟槽的侧壁及底壁上；