[发明专利]一种半导体器件及其制造方法

说明书

本发明实施例公开了一种半导体器件及其制造方法，该半导体器件包括：衬底、形成在衬底上的外延多层结构、以及形成在外延多层结构上的栅极结构，栅极结构嵌置于外延多层结构内，外延多层结构包括氮化镓沟道层，栅极结构包括栅极沟道层和栅极势垒层，栅极沟道层的面向衬底的第一表面至少延伸至氮化镓沟道层内。本发明实现了对半导体器件的阈值电压的精确控制，降低导通电阻，提高了阈值电压均匀性和电子迁移率。

技术领域

本发明实施例涉及微电子技术，尤其涉及一种半导体器件及其制造方法。

背景技术

氮化镓(GaN)基半导体材料具有禁带宽度大，耐高压、耐高温、耐腐蚀、抗辐射等特点。而且GaN可以通过异质结构形成高电子迁移率晶体管(HEMT)，具有高击穿电压、低导通电阻、高开关频率、低损耗等优势，是制作功率器件的理想材料。GaN HEMT根据其导电方式的不同，分为增强型和耗尽型两种。

AlGaN/GaN异质结构中存在较强的二维电子气且具有高电子迁移率，通常采用AlGaN/GaN异质结形成的器件为耗尽型器件。而在许多地方耗尽型氮化镓器件的应用具有一定的局限性，比如在电路系统中，需要设计负电压的栅极驱动电路以实现对器件的控制，增大了电路复杂性。此外，耗尽型器件在失效时存在安全性的不足，不适宜应用在功率开关器件中。因此增强型氮化镓器件的研究具有十分重要的意义。

基于p型栅技术制备增强型HEMT是一种可行的方案，通过p型氮化物来提拉AlGaN/GaN异质结处的费米能级，形成耗尽区，从而实现增强型氮化镓器件。在现有技术中，通常采用在栅极区采用部分刻蚀栅极势垒层，并生长p型氮化物层形成半导体器件。然而，对栅极势垒层的刻蚀精确度控制难度较大，会对增强型氮化镓器件的阈值电压均匀性和工艺重复性产生极大影响，非常容易造成阈值电压均匀性差，并且刻蚀产生的表面损伤较难控制，可能会导致栅极沟道中二维电子气的迁移率下降、漏电增加，导通电阻增加等问题，影响增强型氮化镓器件的可靠性。

发明内容

本发明实施例提供一种半导体器件及其制造方法，解决现有半导体器件的阈值电压均匀性差、电子迁移率低、导通电阻高的问题。

本发明实施例提供了一种半导体器件，包括：

衬底、形成在所述衬底上的外延多层结构、以及形成在所述外延多层结构上的栅极结构，所述栅极结构嵌置于所述外延多层结构内，所述外延多层结构包括沟道层，所述栅极结构包括栅极沟道层和栅极势垒层，所述栅极沟道层的面向所述衬底的第一表面至少延伸至所述沟道层内。

进一步地，所述栅极沟道层的背离所述衬底的第二表面与所述沟道层的背离所述衬底的一侧表面之间的间距小于或等于第一预设距离。

进一步地，所述第一预设距离为5nm。

进一步地，所述外延多层结构还包括势垒层，所述势垒层与沟道层接触面处形成第一二维电子气，所述栅极沟道层和栅极势垒层接触面处形成第二二维电子气。

进一步地，所述外延多层结构还包括形成在所述氮化镓沟道层的面向所述衬底一侧表面的缓冲层，所述栅极沟道层的第一表面延伸至所述缓冲层内。

进一步地，所述栅极势垒层的厚度小于或等于30nm。

进一步地，所述栅极势垒层的组成材料为铝镓氮材料、氮化铝材料或铝铟镓氮材料。

进一步地，所述栅极结构还包括在所述栅极势垒层背离衬底一侧的p型氮化物层或/和在栅极沟道层面向衬底一侧的栅极背势垒层。

进一步地，所述p型氮化物层的空穴浓度应大于或等于1*10¹⁷cm^-3。

进一步地，所述栅极结构还包括栅极金属层和栅极介质层。

本发明实施例还提供了一种半导体器件的制造方法，包括：

提供一衬底；