[发明专利]半导体元件及其制造方法

说明书

本发明公开一种半导体元件及其制造方法。所述半导体元件包括绝缘体上有半导体基底、高电子迁移率晶体管元件以及金属氧化物半导体场效晶体管元件。绝缘体上有半导体基底，包括：第一半导体层、第二半导体层以及绝缘层。第二半导体层位于第一半导体层上。绝缘层位于第一半导体层与第二半导体层之间。高电子迁移率晶体管元件位于第一半导体层上。金属氧化物半导体场效晶体管元件位于第二半导体层上且与高电子迁移率晶体管元件电连接。高电子迁移率晶体管元件的顶面与第二半导体层的顶面共平面。

技术领域

本发明涉及一种集成电路及其制造方法，且特别是有关于一种半导体元件及其制造方法。

背景技术

随着科技的进步，各类电子产品都朝向高速、高效能、且轻薄短小的趋势发展。因此，如何在有限的芯片面积下增加半导体元件的数量与功能是目前半导体工业努力发展的目标。

发明内容

本发明提供一种半导体元件，其将常开(normally on)的高电子迁移率晶体管(high electron mobility transistor，HEMT)元件与常关(normally off)的金属氧化物半导体场效晶体管(metal-oxide-semiconductor field effect transistor，MOSFET)元件整合在同一芯片上，以达到低阈值电压(threshold voltage)、快速切换速度并维持高电压能力(voltage capability)。

本发明提供一种半导体元件，其通过内连线结构来整合HEMT元件与MOSFET元件，以达到微型化的需求。

本发明提供一种半导体元件包括绝缘体上有半导体(semiconductor-on-insulator，SOI)基底、HEMT元件以及MOSFET元件。SOI基底，包括：第一半导体层、第二半导体层以及绝缘层。第二半导体层位于第一半导体层上。绝缘层位于第一半导体层与第二半导体层之间。HEMT元件位于第一半导体层上。MOSFET元件位于第二半导体层上且与HEMT元件电连接。HEMT元件的顶面与第二半导体层的顶面共平面。

在本发明的一实施例中，上述的半导体元件还包括内连线结构，位于HEMT元件与MOSFET元件上，其中HEMT元件与MOSFET元件通过内连线结构电连接。

在本发明的一实施例中，上述的HEMT元件的栅极与MOSFET元件的源极电连接，且HEMT元件的源极与MOSFET元件的漏极电连接。

在本发明的一实施例中，上述的HEMT元件的侧壁为渐缩的侧壁。

在本发明的一实施例中，上述的半导体元件还包括介电层位于HEMT元件与MOSFET元件上，且填入HEMT元件与第二半导体层之间的空隙，以电性隔离HEMT元件与MOSFET元件。

在本发明的一实施例中，上述的第一半导体层的顶面为〈111〉晶面，而第二半导体层的顶面为〈100〉晶面。

在本发明的一实施例中，上述的第二半导体层的厚度小于第一半导体层的厚度。

在本发明的一实施例中，上述的HEMT元件包括：缓冲层、通道层、阻障层以及二维电子气层。缓冲层位于第一半导体层上。通道层位于缓冲层上。阻障层位于通道层上。二维电子气层位于靠近阻障层的通道层中。

在本发明的一实施例中，上述的HEMT元件为常开元件，MOSFET元件为常关元件。

本发明提供一种半导体元件的制造方法，其步骤如下。提供SOI基底，其中SOI基底依序包括第一半导体层、绝缘层以及第二半导体层。形成开口，其暴露出第一半导体层。在开口中的第一半导体层上形成HEMT元件。在第二半导体层上形成MOSFET元件，其中HEMT元件的顶面与第二半导体层的顶面共平面。