[发明专利]超级结器件的制造方法

说明书

本本发明公开了一种超级结器件的制造方法，原胞区和终端区的结构同时形成且包括步骤：提供表面形成有第一外延层的半导体衬底。光刻同时定义出原胞区和终端区的沟槽的形成区域并进行第一次刻蚀形成沟槽；设置终端区的第二沟槽的宽度和间隔，使后续氧化工艺将第二沟槽的间隔区域全部氧化以及将第二沟槽完全填充。进行沟槽扩大工艺，包括分步骤：形成牺牲氧化层；终端区中牺牲氧化层将第二沟槽的间隔区域全部氧化和将第二沟槽完全填充；去除原胞区中的牺牲氧化层，实现对原胞区的第一沟槽的扩大。在各第一沟槽中填充第二外延层并形成超级结。本发明能提高器件的击穿电压以及击穿电压的面内均匀性以及提升生产良率，能减少终端区占用面积。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种超级结器件的制造方法。

背景技术

超级结为由形成于半导体衬底中的交替排列的P型薄层和N型薄层组成，利用P型薄层即P型柱(P-Pillar)和N型薄层即N型柱(N-Pillar)完成匹配形成的耗尽层来支持反向耐压，具有超级结的产品是一种利用PN电荷平衡的体内降低表面电场(Resurf)技术来提升器件反向击穿BV的同时又保持较小的导通电阻的器件结构如MOSFET结构。PN间隔的Pillar结构是超级结的最大特点。目前制作PN间即P型薄层和N型薄层间的柱(pillar)如P-Pillar结构主要有两种方法，第一种是通过多次外延以及离子注入的方法获得，第二种是通过深沟槽(trench)刻蚀以及外延填充(ERI Filling)的方式来制作。

第二种方法中需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充的方式在刻出的沟槽上填充P型掺杂的硅外延。如图1是，现有沟槽型超级结的示意图；在半导体衬底晶圆101的表面上形成有N型外延层102；通过光刻刻蚀工艺在N型外延层102中形成沟槽；通过外延填充工艺在沟槽中填充P型外延层103；最后通过化学机械研磨或回刻工艺去除沟槽外的P型外延层103后，由保留于沟槽中的P型外延层103作为P型薄层103，有沟槽之间的N型外延层102组成N型薄层102。在同一半导体衬底晶圆101上，包括了多个P型薄层103和N型薄层102的交替排列结构，一个P型薄层103和一个N型薄层102组成一个超级结单元。

第二种方法制作超级结时，沟槽形貌的面内均匀性对于器件的晶圆测试(ChipProbing，CP)的击穿电压(BV)的面内均匀性以及生产良率有决定性作用。现有方法中，当沟槽的宽度较大时，沟槽的侧面会更加倾斜，有利于刻蚀和填充，但是沟槽的结构参数如侧面倾角和宽度的偏差值较大，这样对器件的击穿电压的面内均匀性以及生产良率具有不利影响。而当减少沟槽的宽度时，沟槽的刻蚀和填充工艺会更加困难，且沟槽的结构参数如侧面倾角和宽度的偏差值的百分比越大，百分比即为对应参数的偏差和参数的平均值的比值，百分比越大则参数的波动越大，故沟槽的宽度减少时，沟槽的参数波动也越大，同样不利于器件的击穿电压的面内均匀性以及生产良率的提升，且沟槽的宽度减少后还不利于沟槽的刻蚀和外延填充。

超级结器件是指采用了超级结结构的器件，如超级结MOSFET。超级结通常设置在超级结器件的需要耐压的漂移区中，通过超级结的P型柱和N型柱容易耗尽的特点提高器件的耐压能力，通过提高N型柱的掺杂来降低N型超级结器件的导通电阻。超级结器件通过包括原胞区和终端区，其中原胞区中设置有超级结器件的单元结构，如在每一个P型柱上都设置有N型超级结器件的单元结构的体区，源区设置在体区中，栅极结构如沟槽栅或平面栅则对体区覆盖形成沟道，沟道实现源区和N型柱组成的漂移区的导通。

终端区环绕在原胞区的周侧，用于提高原胞区的周侧的耐压。现有方法中，终端区和原胞区中都设置有超级结结构且是采用相同的工艺同时形成。为了实现较好的终端耐压，现有方法中需要采用较大尺寸的终端区。

发明内容

本发明所要解决的技术问题是提供一种超级结器件的制造方法，能改善原胞区的第一沟槽的结构参数以及提高第一沟槽的面内均匀性，能提高第一沟槽的填充工艺的便利性，能提高器件的击穿电压以及击穿电压的面内均匀性以及提升生产良率；能同时得到耐压能力较好的终端区结构并能减少终端区结构的尺寸。