[发明专利]移位寄存器单元、驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括第一上拉节点控制电路、第二上拉节点控制电路、下拉节点控制电路、输出上拉电路和输出下拉电路，其中，

所述第一上拉节点控制电路分别与所述第一上拉节点、第一电压端、输入端、复位端、下拉节点和第二电压端连接，用于在所述输入端接入的输入信号的控制下，控制所述第一上拉节点与所述第二电压端连接，并用于在所述复位端输出的复位信号和/或所述下拉节点的电压信号的控制下，控制所述第一上拉节点与所述第一电压端连接；

所述第二上拉节点控制电路分别与所述第二上拉节点、所述第一电压端、所述输入端、所述复位端、所述下拉节点和第二电压端连接，用于在所述输入信号的控制下，控制所述第二上拉节点与所述输入端连接，在所述复位信号的控制下，控制所述第二上拉节点与所述第一电压端连接；

所述下拉节点控制电路分别与所述下拉节点、所述第二上拉节点、所述第二电压端和第三电压端连接，用于在所述第二上拉节点的电压信号的控制下控制所述下拉节点的电位；

所述输出上拉电路分别与所述第一上拉节点、时钟信号端、栅极驱动信号输出端连接，用于在所述第一上拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述时钟信号端连接；

所述输出下拉电路分别与所述下拉节点、所述第三电压端和所述栅极驱动信号输出端连接，用于在所述下拉节点的电压信号的控制下，控制所述栅极驱动信号输出端与所述第三电压端连接。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述第一上拉节点控制电路包括：

第一上拉节点控制晶体管，栅极与所述输入端连接，第一极与所述第二电压端连接，第二极与所述第一上拉节点连接；

第二上拉节点控制晶体管，栅极与所述复位端连接，第一极与所述第一上拉节点连接，第二极与所述第一电压端连接；以及，

第三上拉节点控制晶体管，栅极与所述下拉节点连接，第一极与所述第一上拉节点连接，第二极与所述第一电压端连接。

3.如权利要求1所述的移位寄存器单元，其特征在于，所述第二上拉节点控制电路包括：

第五上拉节点控制晶体管，栅极与所述输入端连接，第一极与所述第二电压端连接，第二极与所述第二上拉节点连接；以及，

第六上拉节点控制晶体管，栅极与所述复位端连接，第一极与所述第二上拉节点连接，第二极与所述第一电压端连接。

4.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，所述下拉节点控制电路包括：

第一下拉节点控制晶体管，栅极和第一极都与第二电压端连接，第二极与下拉控制节点连接；

第二下拉节点控制晶体管，栅极与所述第二上拉节点连接，第一极与所述下拉控制节点连接，第二极与所述第三电压端连接；

第三下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述第二电压端连接，第二极与所述下拉节点连接；以及，

第四下拉节点控制晶体管，栅极与所述第二上拉节点连接，第一极与所述下拉节点连接，第二极与所述第三电压端连接。

5.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，输出上拉电路包括：输出上拉晶体管，栅极与所述第一上拉节点连接，第一极与所述时钟信号端连接，第二极与所述栅极驱动信号输出端连接；以及，

存储电容，第一端与所述第一上拉节点连接，第二端与所述栅极驱动信号输出端连接。

6.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，所述输出下拉电路包括：输出下拉晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第三电压端连接。

7.如权利要求1至3中任一权利要求所述的移位寄存器单元，其特征在于，还包括输出复位电路；

所述输出复位电路分别与所述复位端、所述栅极驱动信号输出端和所述第三电压端连接，用于在复位阶段，在所述复位信号的控制下控制所述栅极驱动信号输出端与所述第三电压端连接。